移植NIOS10.1工程,NIOS10.1路径修改

移植NIOS10.1工程,NIOS10.1路径修改

因工程的需要,使用的NIOS10.1,比较老,这个版本的路径是使用的绝对路径,导致移植工程市回报路径的错误,在13.1之后改为了相对路径,不存在这个问题。

需要修改如下:

需要修改三个文件夹内的路径,第2个文件夹是修改生成elf文件名称,里面有个Makefile,在里面修改,不修改也不会报错,只是用于区分备份。

一、进入xx _bsp文件夹

修改setting.bsp内容:

二、修改.metadata内的文件

建议用替换的方法,这个文件中一共有6个路径需要修改,只列出了三个。

三、重新Generate BSP

打开NIOS工程,在*_bsp文件夹上右键->nios II ->Generate BSP;然后在clean project,,再bulid project。工程移植完毕

四、针对NIOS II中没有:Run As中nios II hardware选项

解决方法:这个是因为win10系统不兼容NIOS II10.1导致的,更改属性即可。

c 复制代码
--晓凡 2024年12月04日于武汉书
相关推荐
青山_FPGA1 小时前
AT24CM01芯片的时序是如何进行控制的?
嵌入式硬件·fpga开发·lattice
FPGA小迷弟2 小时前
FPGA工程师面试题汇总(二)
学习·fpga开发·verilog·fpga
unicrom_深圳市由你创科技5 小时前
如何根据项目需求选型FPGA器件?逻辑单元、BRAM、DSP切片怎么看?
fpga开发
王小义笔记6 小时前
eclipse文件生成bin目录,并无法删除
eclipse·myeclipse
Saniffer_SH6 小时前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍
服务器·驱动开发·测试工具·fpga开发·计算机外设·硬件架构·压力测试
GateWorld8 小时前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器
fpga开发
FPGA小迷弟1 天前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1501 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu1 天前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf2824814311 天前
04 DDS信号发生器
fpga开发