移植NIOS10.1工程,NIOS10.1路径修改

移植NIOS10.1工程,NIOS10.1路径修改

因工程的需要,使用的NIOS10.1,比较老,这个版本的路径是使用的绝对路径,导致移植工程市回报路径的错误,在13.1之后改为了相对路径,不存在这个问题。

需要修改如下:

需要修改三个文件夹内的路径,第2个文件夹是修改生成elf文件名称,里面有个Makefile,在里面修改,不修改也不会报错,只是用于区分备份。

一、进入xx _bsp文件夹

修改setting.bsp内容:

二、修改.metadata内的文件

建议用替换的方法,这个文件中一共有6个路径需要修改,只列出了三个。

三、重新Generate BSP

打开NIOS工程,在*_bsp文件夹上右键->nios II ->Generate BSP;然后在clean project,,再bulid project。工程移植完毕

四、针对NIOS II中没有:Run As中nios II hardware选项

解决方法:这个是因为win10系统不兼容NIOS II10.1导致的,更改属性即可。

c 复制代码
--晓凡 2024年12月04日于武汉书
相关推荐
9527华安4 小时前
国产紫光同创FPGA视频采集转SDI编码输出,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·音视频·紫光同创·sdi·高速接口·hssthp
S&Z34636 小时前
[FPGA基础] 原语简介篇
fpga开发
Dlrbw6 小时前
FPGA——DDS信号发生器设计
笔记·fpga开发
FPGA开源工坊10 小时前
FPGA上实现YOLOv5的一般过程
yolo·fpga开发
S&Z346315 小时前
[FPGA基础] UART篇
fpga开发
szxinmai主板定制专家1 天前
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案
大数据·运维·网络·人工智能·fpga开发·机器人
FPGA_ADDA1 天前
基于FPGA 和DSP 的高性能6U VPX 采集处理板
fpga开发·dsp·6u vpx·8通道采集
FakeOccupational1 天前
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization
fpga开发
丶七年先生1 天前
牛客 verilog入门 VIP
fpga开发
hahaha60161 天前
ARINC818协议(六)
网络·fpga开发