移植NIOS10.1工程,NIOS10.1路径修改

移植NIOS10.1工程,NIOS10.1路径修改

因工程的需要,使用的NIOS10.1,比较老,这个版本的路径是使用的绝对路径,导致移植工程市回报路径的错误,在13.1之后改为了相对路径,不存在这个问题。

需要修改如下:

需要修改三个文件夹内的路径,第2个文件夹是修改生成elf文件名称,里面有个Makefile,在里面修改,不修改也不会报错,只是用于区分备份。

一、进入xx _bsp文件夹

修改setting.bsp内容:

二、修改.metadata内的文件

建议用替换的方法,这个文件中一共有6个路径需要修改,只列出了三个。

三、重新Generate BSP

打开NIOS工程,在*_bsp文件夹上右键->nios II ->Generate BSP;然后在clean project,,再bulid project。工程移植完毕

四、针对NIOS II中没有:Run As中nios II hardware选项

解决方法:这个是因为win10系统不兼容NIOS II10.1导致的,更改属性即可。

c 复制代码
--晓凡 2024年12月04日于武汉书
相关推荐
知识充实人生4 小时前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安1 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf1 天前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
CUIYD_19892 天前
Eclipse 常用搜索功能汇总
java·ide·eclipse
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统