(13)CT137A- 简易音乐盒设计

(1)设计定义:在板卡上通过FPGA产生PWM方波信号驱动无源蜂鸣器,实现最简单音符的发声,S1控制DO、RE、MI、FA、SOL、LA、SI的切换,S2控制音量的大小(分为4级)。

(2)计算DO、RE、MI、FA、SOL、LA、SI所需计数器的最大值,计算音量控制要素:占空比。

(3)第一部分:按键消抖模块,实现10ms的消抖,每完成一次按下操作,就对外输出一个脉冲信号。

(4)第二部分:音调的切换,首先定义音调的计数最大值(频率),然后使用一个变量记录按下S1的次数,并根据这个次数选择音调,最后输出音调的频率信号(如果不需要调节音量

的话,其实到这儿就结束了,把tone_out赋值给buzz)。

(5)第三部分:音量控制,首先是定义了音量的占空比和PWM周期参数,然后通过一个中间变量,记录S2按下的次数,来调节音量,最后输出音量调节后的buzz信号。

相关推荐
YYRAN_ZZU17 小时前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐20 小时前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner1 天前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner1 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发
国科安芯1 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析
单片机·嵌入式硬件·fpga开发·安全性测试
techdashen3 天前
从网络栈继续往下:micro:bit、2.4GHz、调制方式,以及一个不太靠谱但很有趣的想法
网络·fpga开发
FPGA小徐3 天前
FIR 数字滤波器 --verilog设计实现
fpga开发
zlinear数据采集卡3 天前
从协议解析到波形实时显示:硬核拆解ZLinear采集卡上位机软件的开发架构
arm开发·单片机·嵌入式硬件·fpga开发·架构·开源
pcjiushizhu3 天前
ModelSim 仿真时 Simulate 无反应或只显示 Loading 的解决方法:网卡问题排查
fpga开发
FPGA小迷弟3 天前
vivado中的AXI Interconnect到底应该怎么用,他的底层原理是什么,一篇文档全部理清楚!!!
网络协议·tcp/ip·fpga开发·verilog·fpga