基于FPGA的多功能数字钟设计

基于FPGA的多功能数字钟设计

前言

本工程主要是数码管、按键、LED的应用开发。

注:本工程所有IP均使用源码开发。

基础知识

按键

按键作为基本的人机输入接口,在很多电子设计中都能见到。由于机械特性,在按键按下或松开的时候,按键输入值是有抖动的,无论按下去是多平稳,都难以消除抖动。

本设计通过 FPGA 计时来消抖。当按键输入有变化时,计时器清零,否则就累加,直到加到一个预定值(例如10ms),就认为按键稳定,输出按键值,这样就得到一个没有抖动的按键值。

由于在很多地方需要用到按键下降沿或上升沿的检测,所以按键模块也集成了上升沿和下降沿检测的功能。

数码管

分为共阳极数码管和共阴极数码管。

  • 共阳极数码管:将8个LED的正极 连接在一起接入高电平 ,将需要点亮的LED的引脚给低电平即可
  • 共阴极数码管:将8个LED的负极 连接在一起接入低电平 ,将需要点亮的LED的引脚给高电平即可

通过给 a,b,c,d,e,f,g,dp 各个脚加上不同的控制电压可以使不同的 LED 灯导通、发光,从而显示 0~9 各个数字和 A,B,C,D,E,F 各个字母,因此数码管可以用来显示二进制数、十进制数、十六进制数,如下图所示:

系统概述

系统框图如下图所示:

系统在 Xilinx XC7A35T-2FGG484I FPGA 上开发,使用共阳极数码管进行显示。多功能数字钟功能如下:

  1. 时钟功能
    • 显示时、分、秒,默认12:00:00
    • 可通过按键更改时间
    • 整点报时:整点报时音为缓慢的 "滴滴滴" 音,响声延续5s
  2. 闹钟功能
    • 可设定闹钟的时、分、秒
    • 闹钟提醒:闹铃音为急促的 "滴滴滴" 音,响声延续5s
    • 按键开启/禁用闹钟功能,并通过 LED 显示闹钟功能开启(LED亮)或禁用(LED灭)状态
  3. 秒表功能
    • 可实现一小时以内精确至百分之一秒的计时
    • 复位功能
    • 暂停功能
  4. 计时器功能
    • 可设定计时器的时、分、秒
    • 暂停、重新计时功能
    • 计时提醒:计时到0时,产生连续5s的 "滴滴滴"音

按键使用说明

button1

  • 显示模式下:短按 切换功能显示,长按进入编辑模式
  • 编辑模式下:短按切换编辑项

button2

  • 显示模式下:

    • 闹钟显示下,短按开启/禁用闹钟功能
    • 计时器显示下,短按开始/暂停计时
    • 秒表显示下,短按开始/暂停计时
  • 编辑模式下:短按每次加1

button3

  • 显示模式下:

    • 秒表显示下,短按复位
  • 编辑模式下:短按每次加10

button4

  • 显示模式下:无操作
  • 编辑模式下:短按确认修改并退出编辑模式

模块描述

  • button_debounce:按键消抖模块, 支持消抖时间配置、支持按键上升沿和下降沿检测;

  • button_controller:按键控制模块, 生成短按/长按指示信号;

  • clock_controller:多功能时钟控制模块, 支持时钟、闹钟、秒表、计时器的功能.;

  • digital_tube:数码管驱动模块,支持刷新频率配置、支持共阴极/共阳极数码管类型选择、数码管个数配置。

模块设计

button_debounce

button_controller

clock_controller

digital_tube

整体资源用量

测试视频

基于FPGA的多功能数字钟设计

相关推荐
坏孩子的诺亚方舟17 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐17 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐17 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH18 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡18 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安18 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐19 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯19 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客19 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA19 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发