半导体芯片制造中 W CVD(钨化学气相沉积)

半导体芯片制造中 W CVD(钨化学气相沉积)Nucleation 解析

在钨(W)化学气相沉积(CVD)工艺中,Nucleation(成核) 是沉积过程的初始阶段,指钨原子或分子在基底表面形成初始晶核的过程。这一步骤对后续薄膜的均匀性、附着力及填充能力至关重要。

为什么需要 Nucleation?
  1. 高深宽比结构填充:在先进制程中,接触孔或通孔的深宽比(Aspect Ratio)可能超过10:1。若成核不均匀,会导致后续填充出现孔洞(Voids)或接缝(Seams)。
  2. 降低界面电阻:良好的成核层可确保钨与底层材料(如TiN阻挡层)的紧密接触,降低接触电阻。
  3. 抑制异常生长:无成核层时,钨可能以岛状(Island Growth)生长,导致薄膜粗糙或剥落。

W CVD 沉积的工艺原理

钨 CVD 主要用于 接触孔(Contacts)通孔(Vias) 的金属填充,其核心是 还原反应 ,常见前驱体为 六氟化钨(WF₆) ,还原剂为 氢气(H₂)硅烷(SiH₄)

1. 化学反应
  • 主反应 (H₂还原):

    \\text{WF₆} + 3\\text{H₂} \\rightarrow \\text{W} + 6\\text{HF} \\quad (\\text{高温,300--500°C})

  • 替代反应 (SiH₄还原):

    2\\text{WF₆} + 3\\text{SiH₄} \\rightarrow 2\\text{W} + 3\\text{SiF₄} + 6\\text{H₂} \\quad (\\text{低温,200--400°C})

2. 工艺步骤
  1. 预处理
    • 基底清洗(如等离子体刻蚀去除氧化物)。
    • 沉积 粘附层/阻挡层(如 Ti/TiN)。
  2. 成核(Nucleation)
    • 在 TiN 表面形成均匀的钨晶核(需低沉积速率以控制形貌)。
  3. 体沉积(Bulk Deposition)
    • 快速填充孔洞,需高沉积速率。
  4. 退火 (可选):
    • 消除应力,改善导电性。

Recipe 架构

W CVD 的工艺参数需根据设备(如 Applied Materials Centura)和制程节点调整,典型架构如下:

参数 成核阶段 体沉积阶段
温度 较低(300--350°C) 较高(400--500°C)
压力 低(1--10 Torr) 中高(10--100 Torr)
WF₆流量 低(10--50 sccm) 高(50--200 sccm)
H₂/SiH₄流量 比例高(H₂:WF₆ ≈ 3:1) 比例低(H₂:WF₆ ≈ 1:1)
沉积时间 短(10--60秒) 长(1--5分钟)
关键设计考量
  • 前驱体选择
    • H₂还原:高温下反应快,但需控制HF副产物对设备的腐蚀。
    • SiH₄还原:低温沉积,适合敏感结构,但可能引入硅残留。
  • 两步沉积法
    • 成核层:薄(<5 nm)、致密,确保连续性。
    • 体沉积:高速填充,需避免过度粗糙。

工艺监控(Monitor)

为确保 W CVD 的稳定性和一致性,需实时监控以下参数:

1. 关键监控项
参数 监控方法 目标
膜厚均匀性 椭圆偏振仪(Ellipsometry) 全片均匀性(±3%)
电阻率 四探针法(4-point probe) 低电阻(5--10 μΩ·cm)
填充能力 SEM/TEM 剖面分析 无孔洞/接缝
表面粗糙度 AFM(原子力显微镜) Ra < 1 nm
副产物残留 质谱仪(Mass Spectrometry) 控制 HF/SiF₄ 浓度
颗粒缺陷 暗场光学检测/电子束检测 缺陷密度 < 0.1/cm²
2. 异常处理
  • 成核不良:表现为岛状生长或剥落,需检查前驱体纯度或基底预处理。
  • 孔洞形成:可能因成核层过薄或体沉积速率过快,需调整分步工艺比例。
  • 电阻率偏高:可能因杂质(如氧、碳)掺入,需优化气体纯度或反应室真空度。

实际案例:高深宽比通孔填充

  • 问题:28nm 制程中,通孔深宽比达 15:1,体沉积后出现底部孔洞。
  • 解决方案
    1. 成核优化:使用 SiH₄ 在低温下沉积超薄成核层(2 nm),增强覆盖性。
    2. 脉冲式沉积:交替通入 WF₆ 和 H₂,减缓沉积速率,改善填充均匀性。
    3. 退火处理:450°C 退火消除应力,降低电阻。

总结

W CVD 的 Nucleation 是决定薄膜质量的核心步骤,需通过精确的工艺参数(温度、压力、气体比例)和实时监控(膜厚、电阻率、缺陷)来优化。现代先进制程中,原子层沉积(ALD) 常与 CVD 结合,先以 ALD 沉积超薄成核层,再用 CVD 进行高速填充,以应对高深宽比结构的挑战。

相关推荐
高光视点13 小时前
2025中国生物制造科技创新论坛为何“花落”常德?
人工智能·科技·制造
新启航-光学3D测量16 小时前
逆向抄数工程师能力矩阵:设备操作(±0.05mm 精度)× 曲面重构 ×GD&T 公差分析
科技·3d·制造
SYNCON24 天前
[新启航]白光干涉仪与激光干涉仪的区别及应用解析
科技·3d·制造
riveting5 天前
技术突破引领应用革新:RK3506 开发板的嵌入式革命
人工智能·物联网·制造·明远智睿·rk3506
Teamhelper_AR5 天前
AR技术:重塑汽车制造的未来
汽车·ar·制造
农民也会写代码6 天前
生产电路板的公司有哪些?国内生产电路板的公司
制造·pcb工艺·pcb·pcb技术
ericco1237 天前
测绘级组合导航如何重新定义大型无人机的高精度导航标准?
科技·无人机·制造·mems·惯性技术
新启航-光学3D测量7 天前
从 48 小时到 4 小时:三维逆向工程中自动化工具链如何重构扫描建模效率
科技·3d·制造
朗迪锋7 天前
数字孪生 :提高制造生产力的智能方法
大数据·人工智能·制造
xinzheng新政8 天前
纸板制造制胶工艺学习记录4
学习·制造