基于FPGA的一些常识问题

1.FPGA(现场可编程门阵列)主要由以下几个部分构成‌:

‌1、可编程逻辑单元(CLB)‌:CLB是FPGA的基本逻辑单元,负责执行大部分的逻辑运算。每个CLB包含一个可配置开关矩阵,该矩阵由多个输入、选择电路(如多路复用器)和触发器组成。CLB可以处理组合型逻辑、移位寄存器或RAM等任务‌。(每个逻辑单元由查找表和触发器构成)

‌2、输入输出单元(IOB)‌(可编程IO):IOB负责FPGA与外部世界的接口,提供输入和输出信号的转换。FPGA内的I/O按bank分组,每个bank能独立支持不同的I/O标准,支持多种I/O标准,为系统设计提供理想的接口桥接‌。

‌3、内部连线‌:负责在CLB和IOB之间传递信号,实现整个FPGA内部的高速、灵活连接。布线类型包括短线资源、高速水平和垂直长线、全局低skew布线等‌。

‌4、其他内嵌单元‌:这些单元可能包括嵌入式RAM、DSP块、高速串行收发器、锁相环(PLL)等,用于增强FPGA的功能和性能。具体型号和设计需求的不同,内嵌单元的种类和数量也会有所不同‌。

2.国产芯片对标厂商:安陆------ALTEAR-QUARTUS(四输入查找表)复旦硅(PROCISE)------XILINX-VIVADO(六输入查找表)
3.FPGA内部逻辑描述分类:

1、数据流建模:使用assign语句直接对电路进行描述,只能描述组合逻辑电路,无法描述时序逻辑电路。

2、行为建模:使用always块对电路进行描述,always@(敏感信号列表),always块下描述语句大于1条时需要加begin end,always块中赋值信号必须为reg类型。(always是顺序执行,多个always并行执行)多个always中不能对同一信号进行赋值。

(1)组合逻辑:(敏感信号/*)

(2)时序逻辑:(posedge / negedge clk)

3、结构化建模:使用always块来描述时序逻辑,以及使用assign语句或者模块实例来描述组合逻辑。

4.fpga板卡晶振产生差分信号,在传入到fpga后通过一寄存器变为单端时钟信号
5.快时钟下的数据让慢时钟进行采样如何采样? :1数据打拍(寄存)打怕结果相或处理,2数据计数拓宽
6.下述代码中的(+,-,*,/,&&,||,<=,>=,==,&,|,)表现为组合逻辑,该模块为组合逻辑+时序逻辑。电路为LUT+D触发器(寄存器)

含2个逻辑级数(一级延时0.4ns)

7.查芯片手册,先看端口说明,后看其他数据(有图先看图)
8.快速串口引脚锁定方法:(适用于quartus II)(编写.tcl文件)

UART

set_location_assignment PIN_K5(引脚) -to rs232_rx(模块接口)

set_location_assignment PIN_K2(引脚) -to rs232_tx(模块接口)

9.(持续更新中)
相关推荐
li星野6 小时前
打工人日报#20251005
笔记·程序人生·fpga开发·学习方法
通信小呆呆8 小时前
FPGA 上的 OFDM 同步:从 S&C 到残差 CFO 的工程化实现
fpga开发·信号处理·同步·ofdm
hahaha601619 小时前
高层次综合基础-vivado hls第三章
算法·fpga开发
XINVRY-FPGA3 天前
XCVU9P-2FLGA2104E Xilinx AMD Virtex UltraScale+ FPGA
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发·射频工程·fpga
范纹杉想快点毕业4 天前
ZYNQ7045芯片中UART实现RS422通信详解,50000字解析,C语言,嵌入式开发,软件开发
c语言·笔记·stm32·单片机·嵌入式硬件·mcu·fpga开发
千宇宙航5 天前
闲庭信步使用图像验证平台加速FPGA的开发:第三十课——车牌识别的FPGA实现(2)实现车牌定位
图像处理·计算机视觉·fpga开发·车牌识别
灵风_Brend6 天前
最大最小延时约束
fpga开发
li星野6 天前
打工人日报#20250930
笔记·程序人生·fpga开发·学习方法
9527华安6 天前
FPGA实现SRIO图像视频传输,基于Serial Rapidlo Gen2,提供6套工程源码和技术支持
图像处理·fpga开发·音视频·srio·xilinx
ThreeYear_s6 天前
【FPGA+DSP系列】——(1)CCS创建工程+LED点亮
fpga开发