labview RT FPGA使用技巧 基础知识

直接创建模版里的FPGA项目,检测现有系统直接IP连接

需要先对网络进行设置:网路状态:更改适配器选项,以太网属性找到IPV4,配置成和MAX-点远程系统-右边的配置成一样,不过最后一位要小一点,然后在创建项目的检测设备处把IP地址写上(和MAX一样的)

在项目列表中的NI-CRIO右键-连接可以看是否连接成功

FPGA层vi写完点运行自动编译

CRIO层创建先添加FPGA层的VI引用

空白项目的话新建CRIO需要再项目里建不在我的电脑里建

单周期定时循环里面东西不能太多,传播延时必须小于时钟周期,不然会超过25微秒出现问题,可以用于来触发了才开始任务

FPGA中的编程不要再一个while里放太多东西,分成多个并行循环

FPGA可以用局部变量,用反馈节点替代移位寄存器

如果在While循环中使用单周期定时循环,则将TRUE常量连接到条件接线端,使得定时循环内的代码在While循环的每个周期执行一次。

在FPGA VI中使用固定大小的数组

FPGA模块不支持双精度或扩展精度浮点数。

RT需要用队列存数据,不能一个一个传,要一组一组传,够多少个了再队列给传出去,上位机下位机使用TCPIP通讯

PXI用RT需要fliexer什么玩意的卡,CRIO里面自带FPGA

RT的启动,有通讯了就运行了,上电就开始跑,下电就停止,没有状态机,死循环

FPGA采集到的数都是定点数,整数位和小数位都是定好的,不过可以转化

FPGA在选择VI时可以选择一直运行

扫描接口模式无需对FPGA进行开发,也无需编程实现 FPGA 和主机 VI 之间的通信。所以一般使用FPGA接口模式

FPGA采集热电偶需要有专门的vi将毫伏信号转化为温度值(减去冷端补偿)

相关推荐
落笔太慌张~1 小时前
【FPGA基础学习】状态机思想实现流水灯
学习·fpga开发
秣厉科技1 小时前
【秣厉科技】LabVIEW工具包——OpenCV 教程(18):highgui 模块
科技·opencv·labview
一瓶勇闯天涯的雪花2 小时前
FPGA入门学习Day0——状态机相关内容解析HDLbits练习
fpga开发
2202_754421542 小时前
设计一个UART接口的AXI_LITE_MASTER之一 总体介绍
fpga开发
LabVIEW开发3 小时前
LabVIEW 调用 Python 函数
开发语言·python·labview
Abcdsa3 小时前
labview RT FPGA学习心得
fpga开发·labview
肯德基疯狂星期四-V我5016 小时前
【FPGA】状态机思想实现LED流水灯&HDLbits组合逻辑题训练
fpga开发·verilog·de2-115
乌恩大侠20 小时前
【调研】YOLO算法在FPGA/ZYNQ上的部署与加速
yolo·fpga开发
暴富奥利奥1 天前
FPGA学习(四)——状态机重写LED流水灯并仿真
学习·fpga开发