随着器件等级的升高，高速serdes的线速率也随之提高，RFSOC 4x最大可支持100G，主流方案为RDMA方案，该方案相对比较复杂，除了需要负责逻辑端的开发，还需操作系统中开发RDMA的驱动，对于对丢包不那么敏感的场景可考虑UDP方案；
系统搭载xilinx公司的CMAC具体配置如下
协议栈方面相比10G，主要就是通讯位宽从64BIT升级到512BIT，封包需要重新修改
最终实现：
相关推荐
dai8910113 小时前
使用紫光同创FPGA实现HSSTLP IP支持的线速率s09071364 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南寂寞恋上夜6 小时前
异步任务怎么设计：轮询/WebSocket/回调（附PRD写法）Tao____6 小时前
基于Ruoyi开发的IOT物联网平台Yan-英杰8 小时前
BoostKit OmniAdaptor 源码深度解析LaoZhangGong12312 小时前
学习TCP/IP的第2步：ICMP数据包Joshua-a13 小时前
FPGA基于计数器的分频器时序违例的解决方法liulilittle13 小时前
DeepWiki: OPENPPP2 工程价值智慧的牛13 小时前
局域网内实现HTTPS尤老师FPGA13 小时前
LVDS系列38：Xilinx 7系 AD9253 LVDS接口设计仿真(五)