FPGA高速接口 mipi lvds cameralink hdml 千兆网 sdi

mipi:

https://blog.csdn.net/SDJ_success/article/details/146541776

cameralink

CameraLink协议

CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议,它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线,其中4对用于并行传输相机控制信号,另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。

CameraLink标准的视频传输模式分为三种:Base模式、Medium模式、Full模式。其中每个端口为8位数据,CameraLink标准的规定标准时钟频率最大为85MHz。


Camera Link四兄弟

Camera Link接口自诞生之初就不断经历各种升级和改造,以适应越来越高的数据吞吐需求。于是乎,我们就能够在市面上看到Base、Medium、Full、Deca四种版本。它们可以传输的数据率不同,甚至有些可以根据需要使用两根电缆进行传输。

"Base"Camera Link配置通过单个连接器/电缆传输信号。使用的电缆是MDR("Mini D Ribbon")26针公插头连接器,由3M针对LVDS信号进行了优化。除了传输串行视频数据的5个LVDS对(24位数据和4个成帧/使能位)外,该连接器还带有4个LVDS离散控制信号和2个LVDS异步串行通信通道,用于与摄像机通信。在最大芯片组工作频率(85MHz)下,基本

设置产生的视频数据吞吐量为2.04Gbit/s(255MB/s)。

"Medium"和"Full"Camera Link规范包括更高带宽的配置,可通过第二个连接器或者第二根线缆提供额外的视频数据路径。"Medium"配置使视频带宽加倍,在"Base"配置中添加24位数据和相同的4个成帧/启用位。这产生了一个48位宽的视频数据路径,吞吐量高达4.08Gbit/s(510 MB/s)。"Full"配置为数据路径增加了另外16位,从而产生64位宽的视频路径,可以承载5.44Gbit/s(680MB/s)。


LVDS接口类型

LVDS接口采用低电压差分信号技术,特点是传输速度快、抗干扰能力强。根据应用需求,LVDS液晶屏线接口可分为多种类型,如单通道、双通道等,以满足不同的数据传输需求。

  • 单路6bit LVDS接口:这种接口通过单路传输方式,为每个基色信号分配6位数据,从而组成18位RGB数据。其也常被称作18位或18bit LVDS接口。

  • 双路6bit LVDS接口:采用双路并行传输方式,每一种基色信号均分配6位数据,合起来构成了36位的RGB数据,也被称为36位或36bit LVDS接口。

  • 单路8bit LVDS接口:每个基色信号分配了8位数据,从而组成了24位的RGB数据流,这种接口也常被称作24位或24bit LVDS接口。

  • 双路8bit LVDS接口:采用双路并行方式,每种基色信号分配8位数据,这样总共形成了48位的RGB数据流,这种接口也被称为48位或48bit LVDS接口。


SDI 接口是一种高速的数字视频接口标准‌。SDI即 数字分量串行接口 (Serial Digital Interface),广泛应用于数字视频信号的高效、安全传输。由 SMPTE ( 电影与电视工程师协会 )制定,SDI接口自制定以来,已被广泛应用于多个行业,用于高效、安全地传输未压缩、未加密的数字视频信号‌12。

SDI接口的速率和兼容性

SDI接口根据传输速率的不同,主要分为以下几种类型:

  • SD-SDI‌:传输速率为270Mbps,适用于标准清晰度视频传输‌23。
  • HD-SDI‌:传输速率为1.485Gbps,适用于高清视频传输‌23。
  • 3G-SDI‌:传输速率为2.97Gbps,支持更高分辨率的视频传输‌23。
  • 6G-SDI‌:传输速率为6Gbps,支持更高分辨率的视频传输‌1。
  • 12G-SDI‌:传输速率为12Gbps,支持4Kp60分辨率的视频传输,兼容先前的HD/3G-SDI标准‌1。

SDI接口的应用领域

SDI接口广泛应用于广播电视、安防监控等多个领域。由于其高速数据传输能力和对未压缩数字视频信号的支持,SDI接口在这些领域中表现出色。例如,在广播电视中,SDI接口用于实时传输高清视频信号;在安防监控中,SDI接口提供高清晰度的实时监控效果‌

FR:徐海涛(hunkxu)

相关推荐
国科安芯2 小时前
基于AS32A601型MCU芯片的屏幕驱动IC方案的技术研究
服务器·人工智能·单片机·嵌入式硬件·fpga开发
cmc10283 小时前
145.vivado采信号时ILA用一个probe要比用多个节约资源
fpga开发
白又白、4 小时前
数据cdc (clock domain cross)
fpga开发
FakeOccupational18 小时前
fpga系列 HDL : Microchip FPGA开发软件 Libero 中导出和导入引脚约束配置
fpga开发
贝塔实验室21 小时前
LDPC 码的构造方法
算法·fpga开发·硬件工程·动态规划·信息与通信·信号处理·基带工程
Moonnnn.1 天前
【FPGA】时序逻辑计数器——仿真验证
fpga开发
三贝勒文子1 天前
Synopsys 逻辑综合之 ICG
fpga开发·eda·synopsys·时序综合
byte轻骑兵1 天前
【驱动设计的硬件基础】CPLD和FPGA
fpga开发·cpld
dadaobusi1 天前
看到一段SVA代码,让AI解释了一下
单片机·嵌入式硬件·fpga开发
G2突破手2591 天前
FMC、FMC+ 详解
fpga开发