中科亿海微SoM模组——FPGA+DSP核心板

FPGA+DSP核心板是基于中科亿海微EQ6HL130型FPGA芯片搭配国产DSP开发的高性能核心板卡。对外接口采取邮票孔连接方式,可以极大提高信号传输质量和焊接后的机械强度。核心板卡的系统框图如下图所示。

图 FPGA+DSP核心板系统框图

FPGA采用中科亿海微136K LUT资源EQ6HL130芯片;DSP采用AVP32335型号芯片,内部主频可达150M,且配备看门狗电路和EEPROM存储器。核心板卡配备8路AD采样电路,兼容AD7606。对外接口方面,FPGA上拥有17对LVDS,以及94根单端IO,其中有47根对外IO做等长处理。

图 核心板实物图

FPGA+DSP核心板尺寸为55mm x 55mm,PCB是1.6mm厚的8层板。本核心板尺寸小、对外IO丰富、焊接可靠,二次开发简单。

典型应用 |Application

FPGA+DSP核心板应用广泛,在工业控制、伺服控制、自动喷漆、光伏逆变器、变流器等领域具有广阔的应用场景。

相关推荐
奋斗的牛马1 小时前
硬件基础知识-电容(一)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
li星野2 小时前
打工人日报#20251110
fpga开发
0基础学习者14 小时前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师17 小时前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业18 小时前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生20 小时前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold1 天前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold1 天前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子1 天前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold1 天前
Verilog运算符
开发语言·fpga开发·verilog