DFT ATPG中core chain 和wrap chain区别

在DFT（可测试性设计）中，Core Chain （核心扫描链）和Wrap Chain（封装扫描链）是两种不同的扫描链结构，分别服务于内部逻辑测试（Intest）和互连测试（Extest）。它们的核心区别如下：

---

📌 一、本质区别

特性	Core Chain（核心扫描链）	Wrap Chain（封装扫描链）
作用对象	芯片内部逻辑单元（如寄存器、组合逻辑）	芯片I/O端口（输入/输出引脚）
测试目标	检测内部故障（Stuck-At、Transition等）	检测模块间互连故障（短路、开路、延迟）
物理连接	连接内部扫描寄存器（Scan Flip-Flop）	连接Wrapper Cell（专用封装单元）
测试模式	Intest（内部测试）	Extest（外部互连测试）

---

⚙️ 二、结构差异

1. Core Chain结构

• 组成：由内部扫描寄存器（Scan FF）串联而成，贯穿核心逻辑。
• 数据流 ：
  ATE → Decompressor → Core Chain → Compressor → ATE
• 关键点 ：
  • 直接访问内部寄存器，用于检测组合逻辑/时序逻辑故障。
  • 长度通常较长（数百至数千级），需EDT压缩减少测试数据量。

2. Wrap Chain结构

• 组成 ：由Wrapper Cell串联而成，每个I/O端口绑定一个Wrapper Cell。
• Wrapper Cell结构 ：
  功能数据 Wrapper Cell 扫描输入 功能输出 扫描输出
  • 功能模式 ：传递正常功能信号（Functional Data → Output）。
  • 测试模式 ：
    • Extest ：通过扫描链驱动/捕获互连信号（Scan In → Output，Input → Scan Out）。
    • Bypass ：旁路核心逻辑（Scan In → Scan Out）。
• 关键点 ：
  • 独立于内部扫描链，避免干扰核心逻辑。
  • 长度短（通常≤ I/O数量），测试时间短。

---

🧪 三、测试模式对比

场景	Core Chain	Wrap Chain
Intest（内部测试）	✅ 施加向量至内部逻辑，捕获响应	❌ 不参与
Extest（互连测试）	❌ 不直接参与	✅ 驱动输出引脚，捕获输入引脚信号
Bypass测试	❌ 不支持	✅ 支持（Wrapper Cell直通模式）
时钟依赖	依赖核心内部时钟（需OCC控制）	独立时钟（通常用低速测试时钟）

---

🛠️ 四、实际应用与设计考量

1. Core Chain

• 应用：IP核内部故障检测（如CPU/GPU内部逻辑）。
• 挑战 ：
  • 长扫描链导致测试功耗高，需电源感知ATPG。
  • 内部X值传播需屏蔽逻辑（如X-blocker）。

2. Wrap Chain

• 应用：SoC中IP核间互连测试（如CPU与DDR的接口）。
• 设计要点 ：
  • Wrapper Cell插入：在RTL或网表层绑定到每个I/O。
  • 灰盒模型：ATPG仅需I/O逻辑，无需核心网表，加速Extest生成。
  • 隔离性：Extest时屏蔽核心内部逻辑（避免未知值干扰）。

3. 协同工作示例（SoC分层测试）

SoC顶层 互连测试 Wrap Chain ATE IP核内部测试 Core Chain

• 步骤 ：
  1. Extest阶段：Wrap Chain验证IP核间互连；
  2. Intest阶段：Core Chain测试各IP核内部逻辑。

---

🔧 五、工具实现

工具	Core Chain支持	Wrap Chain支持
Synopsys DFT	自动插入扫描链，支持EDT压缩	通过insert_wrapper命令插入Wrapper Cell
Mentor Tessent	支持Scan链压缩（EDT）	专用Wrapper Chain架构，支持Extest ATPG

---

💎 总结

• Core Chain ：面向内部逻辑，长链结构，用于Intest，需高压缩率降低测试成本。
• Wrap Chain ：面向I/O互连，短链结构，用于Extest/Bypass，实现模块化测试隔离。
• 核心价值 ：
  • Wrap Chain解决SoC互连测试的可访问性问题；
  • Core Chain解决IP核内部测试的效率问题。

✅ 设计建议：

• 在SoC中同时部署两种链：Wrap Chain验证互连，Core Chain验证核心逻辑；
• 为Wrapper Cell添加Pipeline寄存器，避免Extest时首单元X值污染；
• 使用灰盒模型加速Extest ATPG生成。