高云GW5AT-LV60 FPGA图像处理板

GW5AT-LV60开发板体积小巧,长100mm宽为61.8mm,还没有一部Ipone SE2体积大,该板卡采用了核心板和载板分离的形式,核心板的形式可方便开发者在项目中根据实际需求来开发自己的载板,只需要为核心板提供5V的电源就能满足基本工作的要求。通过图示我们可以直观地了解到板卡上各部分具备的功能。

  1. GW5AT-LV60开发板的关键特性:

3.1 FPGA器件

  • 高云GW5AT-LV60UG225的FPGA

3.2 下载与启动

  • 核心板集成JTAG接口,通过USB下载器下载

  • 外部FLASH启动

  • 加载完成后,DONE灯亮

3.3 供电方式

  • 通过底板USB Type-C接口(J9)或XH2.54-2P座(JP1)提供 5V 电源

  • 底板为核心板供电,核心板产生3.3V、1.8V、1.5V、1.2V、1.0V 电源 - 底板产生3.3V、2.8V电源

3.4 时钟系统

  • 核心板提供了一路25MHz单端时钟

  • 载板提供一路135MHz差分时钟

3.5 存储

  • 4Gbit DDR3 SDRAM 可运行到1333Mbps,即2.67GB/S,用于代码运行时进行数据缓存

  • 32Mbit NOR Flash 用于bit文件存储

3.6 HDMI接口

  • 一路HDMI TX接口

3.7 DP接口

  • 一路DP-TX接口

  • 一路DP-RX接口

3.8 MIPI接口

  • 一路MIPI CPHY硬核,包括3*三线Data 5.75Gbps/lane,共3lane,可作为输入/输出

  • 一路MIPI DPHY硬核,包括4Data+1Clk 2.5Gbps/lane硬核,共4Lane,可作为输入/输出

  • 一路MIPI DPHY软核,包括4Data+1Clk 2.0Gbps/lane硬核,共4Lane

  • 一路MIPI DPHY DSI,包括4Data+1Clk

3.9 LVDS接口

  • LVDS接口,包含5对差分信号(4Data+1Clk)和6个控制信号 1.25Gbps/lane

    3.10 UART接口

  • 一路UART接口(CH340接口芯片)

  • 采用USB Type-C连接器

3.11 复位按键

  • 一个硬复位按键,低电平有效

3.12 板级连接器

  • 两个80Pin 0.5mm间距的板对板连接器
相关推荐
9527华安1 小时前
FPGA实现Aurora 64B66B数据回环传输,基于GTY高速收发器,提供4套工程源码和技术支持
fpga开发·aurora·高速收发器·gty·64b66b
嵌入式-老费2 小时前
Zynq开发实践(FPGA之verilog仿真)
fpga开发
希言自然也2 天前
FPGA 时序分析(一)
fpga开发
I'm a winner2 天前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费2 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发
hahaha60163 天前
pcie实现虚拟串口
stm32·单片机·fpga开发
9527华安3 天前
FPGA高端项目:图像采集+Aurora 8B10B+UDP图传架构,基于GTH高速收发器的光口转网口,提供工程源码和技术支持
fpga开发·架构·udp·aurora·gth·高速收发器·aurora 8b10b
徐晓康的博客3 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
listhi5204 天前
FPGA设计中的信号完整性量化与优化:探索高速数字系统的关键路径
fpga开发
hahaha60164 天前
xilinx的oddr原语是否可以直接使用verilog实现?
fpga开发