高云GW5AT-LV60 FPGA图像处理板

GW5AT-LV60开发板体积小巧,长100mm宽为61.8mm,还没有一部Ipone SE2体积大,该板卡采用了核心板和载板分离的形式,核心板的形式可方便开发者在项目中根据实际需求来开发自己的载板,只需要为核心板提供5V的电源就能满足基本工作的要求。通过图示我们可以直观地了解到板卡上各部分具备的功能。

  1. GW5AT-LV60开发板的关键特性:

3.1 FPGA器件

  • 高云GW5AT-LV60UG225的FPGA

3.2 下载与启动

  • 核心板集成JTAG接口,通过USB下载器下载

  • 外部FLASH启动

  • 加载完成后,DONE灯亮

3.3 供电方式

  • 通过底板USB Type-C接口(J9)或XH2.54-2P座(JP1)提供 5V 电源

  • 底板为核心板供电,核心板产生3.3V、1.8V、1.5V、1.2V、1.0V 电源 - 底板产生3.3V、2.8V电源

3.4 时钟系统

  • 核心板提供了一路25MHz单端时钟

  • 载板提供一路135MHz差分时钟

3.5 存储

  • 4Gbit DDR3 SDRAM 可运行到1333Mbps,即2.67GB/S,用于代码运行时进行数据缓存

  • 32Mbit NOR Flash 用于bit文件存储

3.6 HDMI接口

  • 一路HDMI TX接口

3.7 DP接口

  • 一路DP-TX接口

  • 一路DP-RX接口

3.8 MIPI接口

  • 一路MIPI CPHY硬核,包括3*三线Data 5.75Gbps/lane,共3lane,可作为输入/输出

  • 一路MIPI DPHY硬核,包括4Data+1Clk 2.5Gbps/lane硬核,共4Lane,可作为输入/输出

  • 一路MIPI DPHY软核,包括4Data+1Clk 2.0Gbps/lane硬核,共4Lane

  • 一路MIPI DPHY DSI,包括4Data+1Clk

3.9 LVDS接口

  • LVDS接口,包含5对差分信号(4Data+1Clk)和6个控制信号 1.25Gbps/lane

    3.10 UART接口

  • 一路UART接口(CH340接口芯片)

  • 采用USB Type-C连接器

3.11 复位按键

  • 一个硬复位按键,低电平有效

3.12 板级连接器

  • 两个80Pin 0.5mm间距的板对板连接器
相关推荐
坏孩子的诺亚方舟11 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐11 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐11 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH12 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡12 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安12 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐13 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯13 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客13 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA13 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发