当参考时钟和输出时钟的频率相同，相位不同时。PFD会根据输出时钟的相位的关系决定该增加频率还是减小频率，以下图为例，clk1是参考时钟，clk2是输出时钟。可以看出clk2相位滞后于clk1,由于相位是频率的积分，要想增加clk2的相位，则clk2需要增加频率。可以看出 clk2的频率增加后，此时相位差减小了。
相关推荐
我送炭你添花17 小时前
电子世界的奇妙冒险：从一个电阻开始（系列目录）知识充实人生19 小时前
FPGA设计杂谈之九：HRIO/HPIO/HDIOmaverick_1111 天前
【FPGA】 在Verilog中，! 和 ~ 的区别黄埔数据分析2 天前
QDMA把描述符当数据搬移， 不用desc engine南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计（DAC输出点数受限条件下的完整正弦波产生器）嵌入式-老费3 天前
Linux Camera驱动开发（fpga + csi rx/csi tx）ALINX技术博客3 天前
【202601芯动态】全球 FPGA 异构热潮，ALINX 高性能异构新品预告JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图s9123601013 天前
FPGA眼图北京青翼科技4 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡