当参考时钟和输出时钟的频率相同，相位不同时。PFD会根据输出时钟的相位的关系决定该增加频率还是减小频率，以下图为例，clk1是参考时钟，clk2是输出时钟。可以看出clk2相位滞后于clk1,由于相位是频率的积分，要想增加clk2的相位，则clk2需要增加频率。可以看出 clk2的频率增加后，此时相位差减小了。
相关推荐
fei_sun10 小时前
FPGA&数字前端尤老师FPGA11 小时前
HDMI数据的接收发送实验（九）Flamingˢ13 小时前
ZYNQ + OV5640 视频系统开发（四）：HDMI 显示链路LCMICRO-1331084774614 小时前
国产长芯微LDC5141完全P2P替代DAC80501，数模转换器 (DAC)Nobody3317 小时前
锁存器与触发器Nobody3318 小时前
跨时钟域信号处理的办法有哪些LCMICRO-1331084774619 小时前
长芯微LPC556D1完全P2P替代DAC8830，是引脚兼容的16位数模转换器，该系列产品为单通道、低功耗、缓冲电压输出型DAC北城笑笑21 小时前
FPGA 与 市场主流芯片分类详解：SoC/CPU/GPU/DPU 等芯片核心特性与工程应用R.X. NLOS21 小时前
ZYNQ 开发知识点记录：AXI Timer 硬件定时器与中断机制解密北城笑笑1 天前
FPGA 51，基于 ZYNQ 7Z010 的 FPGA 高速路由转发加速系统架构设计（Xilinx ZYNQ-MINI 7Z010 CLG400 -1）