当参考时钟和输出时钟的频率相同，相位不同时。PFD会根据输出时钟的相位的关系决定该增加频率还是减小频率，以下图为例，clk1是参考时钟，clk2是输出时钟。可以看出clk2相位滞后于clk1,由于相位是频率的积分，要想增加clk2的相位，则clk2需要增加频率。可以看出 clk2的频率增加后，此时相位差减小了。
相关推荐
博览鸿蒙9 小时前
FPGA 工程中常见的基础硬件问题GateWorld13 小时前
FPGA 实现无毛刺时钟切换Seraphina_Lily15 小时前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计Seraphina_Lily17 小时前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC，而 DSP 用 XINTF？GateWorld17 小时前
FPGA开发十年心路ALINX技术博客1 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板Genevieve_xiao1 天前
【verilog】如何一小时成为verilog高手（并非从此不归路1 天前
FPGA 结构与 CAD 设计（第3章）上Aaron15882 天前
基于VU13P在人工智能高速接口传输上的应用浅析碎碎思2 天前
在 FPGA 上实现并行脉冲神经网络（Spiking Neural Net）