当参考时钟和输出时钟的频率相同，相位不同时。PFD会根据输出时钟的相位的关系决定该增加频率还是减小频率，以下图为例，clk1是参考时钟，clk2是输出时钟。可以看出clk2相位滞后于clk1,由于相位是频率的积分，要想增加clk2的相位，则clk2需要增加频率。可以看出 clk2的频率增加后，此时相位差减小了。
相关推荐
tju新生代魔迷9 小时前
Verilog HDL 学习笔记（十）| 第10章 时序和延迟aprilaaaaa15 小时前
（TC397 学习笔记）二、ICU和TIM的时钟计算X_xcccc18 小时前
2026高端FPGA开发平台权威评测与选型指南威嵌神州18 小时前
军工加固计算机七大核心特性解析｜国产化、宽温、强加固工程实现FPGA小迷弟18 小时前
高云半导体深度解读：国产FPGA车规赛道的领跑者努力搬砖的小H19 小时前
FPGA应用技巧之Block Design基本使用方法ALINX技术博客19 小时前
【黑金云课堂】FPGA技术教程FPGA 基础：HDMI视频输入与环路输出实验hahaha601620 小时前
HLS高层次综合设计--axi之burst纠偏珞光电子USRP SDR软件无线电平台2 天前
国产嵌入式SDR平台LW-E320-G详解：射频、FPGA、ARM架构与应用选型FPGA小迷弟2 天前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析（原理+架构+实战）