AD 8层板笔记——RK3588持续更新中

文章目录

[1 系统参数设置](#1 系统参数设置)
[2 板框导入与层叠设置](#2 板框导入与层叠设置)
- [2.1 导入.dxf格式板框](#2.1 导入.dxf格式板框)
- [2.2 层叠设置](#2.2 层叠设置)
[3 快捷键设置](#3 快捷键设置)
[4 模块化布局](#4 模块化布局)
- [4.1 使用快捷键"F6"，将元器件按模块进行放置](#4.1 使用快捷键“F6”，将元器件按模块进行放置)
- [4.2 对网络进行分类](#4.2 对网络进行分类)
- [4.3 将器件放置在板内](#4.3 将器件放置在板内)
[5 接口解析](#5 接口解析)
- [5.1 DDR接口](#5.1 DDR接口)
- - [5.1.1 DDR介绍](#5.1.1 DDR介绍)
  - [5.1.2 DDR1～DDR5的区别](#5.1.2 DDR1～DDR5的区别)
  - [5.1.3 DDR PCB布局布线要求](#5.1.3 DDR PCB布局布线要求)
  - - [5.1.3.1 DDR3管脚定义](#5.1.3.1 DDR3管脚定义)
    - [5.1.3.2 信号组分类](#5.1.3.2 信号组分类)
    - [5.1.3.3 布线规则](#5.1.3.3 布线规则)
    - [5.1.3.4 CPU与DDR布局原则](#5.1.3.4 CPU与DDR布局原则)
    - [5.1.3.5 走线方式](#5.1.3.5 走线方式)
    - [5.1.3.6 走线原则](#5.1.3.6 走线原则)
    - 5.1.3.7等长规则
- [5.2 HDMI接口](#5.2 HDMI接口)
- - [5.2.1 HDMI概念](#5.2.1 HDMI概念)
  - [5.2.2 HDMI引脚定义](#5.2.2 HDMI引脚定义)
  - [5.2.3 HDMI布局要求](#5.2.3 HDMI布局要求)
  - [5.2.4 HDMI布线要求](#5.2.4 HDMI布线要求)
- [5.3 USB接口](#5.3 USB接口)
- - [5.3.1 USB概念](#5.3.1 USB概念)
  - [5.3.2 USB分类](#5.3.2 USB分类)
  - [5.3.3 USB引脚定义](#5.3.3 USB引脚定义)
  - [5.3.4 USB布局要求](#5.3.4 USB布局要求)
  - [5.3.5 USB布线要求](#5.3.5 USB布线要求)
- [5.4 Type-C接口](#5.4 Type-C接口)
- - [5.4.1 Type-C引脚定义](#5.4.1 Type-C引脚定义)
  - [5.4.2 CC1、CC2的作用](#5.4.2 CC1、CC2的作用)
- [5.5 以太网接口](#5.5 以太网接口)
- - [5.5.1 以太网概述](#5.5.1 以太网概述)
  - [5.5.2 以太网引脚定义](#5.5.2 以太网引脚定义)
  - [5.5.3 以太网布局要求](#5.5.3 以太网布局要求)
  - [5.5.4 以太网布线要求](#5.5.4 以太网布线要求)
持续更新中--

1 系统参数设置

2 板框导入与层叠设置

2.1 导入.dxf格式板框

2.2 层叠设置

层叠设置基本原则

3 快捷键设置

交互式布线：F2
放置过孔：F3
铺铜：F4
交互式差分布线：F5
在矩形区域排列：F6
交换器件：F8
添加屏蔽网络过孔：F9
移除屏蔽网络过孔：F10
多边形铺铜挖空：1（字母上面的数字）
2维视图：2（字母上面的数字）
3维视图：3（字母上面的数字）
线选：4（字母上面的数字）
框选：5（字母上面的数字）
铜皮填充：6（字母上面的数字）
XY轴偏移命令：7（字母上面的数字）
移动命令：8（字母上面的数字）
调整铺铜边缘：Alt+F1
顶对齐1
底对齐2
垂直分布3
左对齐4
右对齐5
水平分布6
定位器件文本7
清除（delete）：`（table键上面的键）

4 模块化布局

4.1 使用快捷键"F6"，将元器件按模块进行放置

4.2 对网络进行分类

快捷键 DC，将有关电源的信号归到"PWR"类

4.3 将器件放置在板内

利用元器件网络飞线，Alt+左键来进行大致器件位置布局

5 接口解析

5.1 DDR接口

5.1.1 DDR介绍

DDR是什么
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）,简称为DDR, 简单的说就是双倍传输速率的SDRAM。
普通SDRAM内存的工作方式是在一个时钟周期的上升沿触发进行工作。也就是说在一个时钟周期内，内存将工作一次。而DDR的技术使得内存可以在每一个时钟周期的上升沿和下降沿分别触发一次，这样就使得在一个时钟周期内内存可以工作两次，这样就使得DDR内存在相同的时间内能够完成普通内存一倍的工作量。
DDR工作原理
当时钟脉冲达到一定频率时，DDR存储器才开始工作，此后发生的就是"读-存-读"的过程。在此过程中，器件芯片会从处理器取数据，然后写入数据在储区。当写入操作完成后，再从存储区中取出数据，并将其传输到处理器中，然后根据需要将数据处理，再把最终结果返回到主存。
DDR 的双倍数据传输率其实就是每个时钟周期内读写一次数据，即DDR芯片可以在每个时钟周期内分别完成"读-存"和"存-读"操作，从而提高存储器的传输效率。
存储器分类
存储器分为内部存储器(内存)，外部存储器(外存)，缓冲存储器(缓存)以及闪存这几个大类。
内存也称为主存储器，位于系统主机板上，可以同CPU直接进行信息交换。其主要特点是：运行速度快，容量小。
外存也称为辅助存储器，不能与CPU之间直接进行信息交换。其主要特点是：存取速度相对内存要慢得多，存储容量大。
内存与外存本质区别是，一个是内部运行提供缓存和处理的功能，也可以理解为协同处理的通道;而外存主要是针对储存文件、图片、视频、文字等信息的载体，也可以理解为储存空间。缓存就是数据交换的缓冲区（称作Cache），当某一硬件要读取数据时，会首先从缓存中查找需要的数据，如果找到了则直接执行，找不到的话则从内存中找。由于缓存的运行速度比内存快得多，故缓存的作用就是帮助硬件更快地运行。

存储器主要分为只读存储器 ROM 和随机存取存储器 RAM (random access memory) 两大类
ROM：只读存储器 - ROM 所存数据，一般是装入整机前事先写好的,整机工作过程中只能读出，ROM所存数据稳定，断电后所存数据也不会改变。
RAM：随机存取存储器 (random access memory) - RAM 是与 CPU 直接交换数据的内部存储器，它可以随时读写，速度快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介，当电源关闭时 RAM 不能保留数据。

5.1.2 DDR1～DDR5的区别

DDR1～DDR3的区别
最容易区分出 DDR1/2/3，主要看电源电压。
DDR4和DDR5的区别
（1）电压
DDR5 内存的工作电压降低至 1.1V，相较于 DDR4 的 1.2V，有助于降低功耗并提高能效。
（2）频率
DDR5 最低 4800MHz，而 DDR4 现在最高 4266MHz，所以 DDR5 的频率肯定比 DDR4 高。
（3）容量
DDR5 内存颗粒单颗最高 128GB，DDR4 只有 16GB。因此想要大容量内存的话只能选 DDR5。
（4）制造工艺
DDR5 内存引入了 On-die ECC、电源管理等技术，这都是 DDR4 所没有的，能够提高功效和稳定性。
（5）接口
DDR5 内存使用的是 288引脚 DIMM插槽，与 DDR4 内存的插槽不同，因此二者不兼容，需要相应的主板支持。

5.1.3 DDR PCB布局布线要求

5.1.3.1 DDR3管脚定义

1）CK/CK# 全局差分时钟，所有控制和地址输入信号在 CK 上升沿和 CK# 的下降沿交叉处被采样，输出数据选通（DQS、DQS#）参考与 CK 和 CK# 的交叉点。

2）CKE 为时钟使能信号，使能（高）和禁止（低）内电路和 DRAM 上的时钟。由 DDR3 SDRAM 配置和操作模式决定特定电路被使能和禁止。

CKE 为低时，提供预充电和自刷新操作（所有 Bank 都处于空闲），或有效掉电（在任何 Bank 里的行有效）。

CKE 与掉电状态的进入、退出以及自刷新的进入同步。CKE 与自刷新的退出异步，输入 Buffer（除了 CKE、CK#、RESET# 和 ODT）在掉电期间被禁止。输入 Buffer（除了 CKE 和 RESET#）在自刷新期间被禁止。CKE 参考值 VREFCA。

3）CS# 为片选信号，使能（低）和禁止（高）命令译码，大部分 CS# 为高时，所有命令被屏蔽、 CS# 提供了多 Bank 系统的 Bank 选择功能，CS# 是命令代码的一部分，CS# 的参考值是 VREFCA。

4）ODT 片上终端使能。ODT 使能（高）和禁止（低）片内终端电阻，在正常操作使能时，ODT 仅对下面的引脚有效：DQ[7:0]、DQS、DQS# 和 DM。如果通过 LOAD MODE 命令禁止，OTD 输入被忽略。OTD 的参考值是 VREFCA。

5）BA0、BA1、BA2 为 Bank 地址输入，用来确定当前的命令操作对哪个 Bank 有效。BA[2:0] 定义在 LOAD MODE 命令器件哪个模式（MR0、MR1、MR2）被装载，BA[2:0] 的参考值是 VREFCA。

6）A0~A9、A10/AP、A11、A12/BC#、A13 为地址总线，为有效命令提供行地址，同时为读、写命令提供列地址和自动预充电位（A10），以便从某个 Bank 的内存阵列里选出一个位置。LOAD MODE 命令器件，地址输入提供一个操作码。地址输入的参考值是 VRECA。

A12/BC# 是在模式寄存器(MR)使能时，A12 在读和写命令期间被采样，已决定 burst chop(on-the-fly) 是否被执行（HIGH = BL8 执行 burst chop）或者 LOW-BC4 不执行 burst chop。

7）RAS#、CAS#、WE# 分别为行选择、列选择与写使能信号，低电平有效。这三个信号与 CS# 一起组成了 DDR 的命令信号。

8）DM 为数据掩码 (屏蔽)信号，写数据时，当伴随输入数据的 DM 信号被采样为高时，输入数据被屏蔽。当然 DM 仅作为输入脚，但是，DM 负载设计成与 DQ 和 DQS 脚负载相匹配。DM 的参考值是 VREFCA。DM 可选作为 TDQS。

9）DQ0~DQ7 为数据总线，读写操作时的数据信号通过该总线输入或输出。

10）RESET# 为复位信号，低有效，参考值是 VSS。

11）DQS、DQS# 为数据选通（锁存）信号，双沿有效，写数据时输入，信号沿与数据中心对齐、读数据时输出，信号沿以数据边沿对齐。

12）TDQS、TDQS# 输出信号，终端数据选通，当 TDQS 使能时，DM 禁止，TDQS 和 TDDS 提供终端电阻。

13）VDD 电源电压 1.5V±0.075V。

14）VEDO 为 DQ 电源 1.5V±0.075V。为了降低噪声，在芯片上进行了隔离。

15）VREFCA 为控制、命令、地址的参考电压。VREFCA 在所有时刻（包括自刷新）都必须保持规定的电压。

16）VREFDQ 为数据的参考电压。VREFDQ 在所有时刻（除了自刷新）都必须保持规定的电压。

17）VSS 为地。

18）VSSQ 为 DQ 地，为了降低噪声，在芯片上进行了隔离。

19）ZQ 输出驱动校准的外部参考，这个引脚应该连接 240Ω 电阻到 VSSQ。

5.1.3.2 信号组分类

1）地址线、时钟差分、命令控制线，该组信号较多，布线不一定非要走在同一层

2）8根数据高位、1根数据掩码、1对数据锁存差分，共 11根线，同一组信号线走同一层。

3）8根数据低位、1根数据掩码、1对数据锁存差分，共 11根线，同一组信号线走同一层。

4）地址线,控制线,时钟线设为一组。

备注：同组信号必须走同一层，不同组信号可走不同层。 \color{red}{备注：同组信号必须走同一层，不同组信号可走不同层。} 备注：同组信号必须走同一层，不同组信号可走不同层。

4）电源和地

5.1.3.3 布线规则

1）信号线尽量不走顶层或底层，在焊盘就近打过孔，走中间层， \color{red}{信号线尽量不走顶层或底层，在焊盘就近打过孔，走中间层，} 信号线尽量不走顶层或底层，在焊盘就近打过孔，走中间层，顶层或底层信号走线传输速率相对中间层走线要慢，顶层和底层不走线，便于摆放元器件。所有信号线都不得跨分割，且有完整的参考平面，换层时，如果改变了参考层，要注意考虑增加回流地过孔或退藕电容。

2）打过孔尽量对齐摆放，美观、更有利于线拉通

3）同组信号中，优先拉通差分线， \color{red}{同组信号中，优先拉通差分线，} 同组信号中，优先拉通差分线，同时给差分线对提前多预留的空间，便于后续做等长。

4）信号线的间距满足3W原则，数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3W。空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil。防止信号间的串扰。 \color{red}{防止信号间的串扰。} 防止信号间的串扰。

5）单端 50ohm，差分 100ohm。

6）所有DDR信号距离相应参考平面边沿至少30-40mil。任何非DDR部分的信号不得以DDR电源为参考。

7）不要有其他信号穿插到 DDR 布线区域。

8）VREF电源走线先经过电容再进入管脚，Vref电源走线线宽推荐不小于20mil，与同层其他信号线间距最好20mil以上。

9）差分对误差尽量控制在 5mil。

10）数据线误差尽量控制在 ±20mil

11）地址线误差尽量控制在 ±50mil

12）两片以上的DDR布线拓扑结构优选远端分支，T点的过孔打在两片DDR中间;菊花链需得到仿真验证或芯片Layout Guide要求。(一般主控支持读写平衡的才支持菊花链)

13）必须提供完整的GND平面，信号线下方的平面不得中断；必须提供完整的电源平面，信号线下方电源不得中断。

5.1.3.4 CPU与DDR布局原则

1）一个 CPU 只对一个 DDR 时，间距大概 900~1000mil，如果中间有串阻，范围 1000~1300mil。

注意 : 这个距离不是 C P U 中心到 D D R 中心的距离，而是 C P U 与 D D R 相关的焊盘一个大致区域中心到 D D R 的中心。 \color{red}{注意:这个距离不是 CPU 中心到 DDR 中心的距离，而是 CPU 与 DDR 相关的焊盘一个大致区域中心到 DDR 的中心。} 注意:这个距离不是CPU中心到DDR中心的距离，而是CPU与DDR相关的焊盘一个大致区域中心到DDR的中心。

2）一个 CPU 对两个 DDR 时，两个 DDR 相对 CPU 摆放时要严格对称（也是相对O点进行对称）。

滤波电容靠近IC管脚进行摆放

5.1.3.5 走线方式

1）点对点：一个 CPU 仅对一个 DDR，只能用点对点的方式布线。

2）T型：一个 CPU 对两个 DDR 或 4个 DDR，线从 A点到 B点，B点分支分别到 C 和 D点。

3）菊花链：一个 CPU 对两个 DDR 或 4个 DDR，下图线从 A点到 B点，B点再到 C点。

5.1.3.6 走线原则

数据线 \color{red}{数据线} 数据线串接电阻一般放在DDR与控制器中间，并联电阻靠近串接电阻放置，可放于其背面

D M 信号 \color{red}{DM信号} DM信号是数据线的掩码，一般都是点到点的单向传输，要求串接电阻放在控制器端，并联电阻放在DDR端。

地址线、控制线、时钟线 \color{red}{地址线、控制线、时钟线} 地址线、控制线、时钟线是单向传输，且一般都是点到多点的拓扑结构。要求串联电阻靠近控制器端，多个DDR间使用远端分支，分支尽量短且等长，并联电阻放在DDR端第一个T点处，长度不超过500mil;走菊花链拓扑的，并联电阻放在最后一个DDR后面，长度不超过500mil。

差分时钟信号 \color{red}{差分时钟信号} 差分时钟信号是单向传输，串接电阻靠近控制器端，点到点的终端匹配电阻尽量靠近DDR，或放在DDR之后，点到多点，可以使用地址线的拓扑结构，终端匹配电阻放在第一个T点处。

Vre电源的退藕电容必须靠近DDR和CPU管脚,

VTT电压用在信号线上拉电阻上电流大，电压低，需表层铺铜连接，宽度大于150mil，每4个上拉电阻一个排阻至少对应一个高频退藕电容且应均匀放置，同时附近应当均匀放置几个Bulk电容，至少未端应有一个Buk电容(如4.7uF、100-220uF),若VTT走内层，电容数目应更多。

5.1.3.7等长规则

1、数据线以 D Q S 为基准等长 \color{red}{DQS为基准等长} DQS为基准等长，地址线、控制线、时钟线以时钟线为基准等长， \color{red}{时钟线为基准等长，} 时钟线为基准等长，若软件中没有以时钟线为基准的，要手动将其选为基准线。

2、数据线最大长度尽量不超过2500mil，组内长度误差范围控制在+/-1- 25mi，DQS与时钟线长度误差控制在+/-250mil，单片DDR的最大误差不超过1000mil:

3、地址线误差范围控制在+/-100mil;

4、 D Q S 、时钟差分对内误差范围控制在 + / − 15 m i l ， \color{red}{DQS、时钟差分对内误差范围控制在+/-15mil，} DQS、时钟差分对内误差范围控制在+/−15mil，设计阻抗时，使对内间距不超过2倍线宽。信号实际长度应当包括零件管脚的长度，尽量取得零件管脚长度，并导入软件中。

5.2 HDMI接口

5.2.1 HDMI概念

高清多媒体接口(High Definition Multimedia Interface),简称:HDMI,是一种全数字化视频和声音发送接口,可以发送未压缩的音频及视频信号。随着技术的不断提升,HDMI的传输速率也不断的提升,HDMI2.0最大传输速率可达14.4Gbit/s,HDMI2.1最大传输数据速率可达42.6Gbit/s。

5.2.2 HDMI引脚定义

序号	定义	序号	定义
1	TMDS Data2+	11	GND
2	GND	12	TMDS Clock-
3	TMDS Data2--	13	CEC
4	TMDS Data1+	14	Reserved（N.C. on device）
5	GND	15	SCL
6	TMDS Data1+	16	SDA
7	TMDS Data0+	17	DDC/CEC Ground
8	GND	18	+5V Power
9	TMDS Data0-	19	Hot Plug Detect(HPD热拔插)
10	TMDS Clock+

5.2.3 HDMI布局要求

HDMI是拔插器件，经常需要和外界接触，容易受到静电的干扰，在设计的时候注意添加ESD器件，同时对HDMI布局提出以下几点布局的要求：

HDMI接口靠近PCB板边放置，方便插拔；
ESD、共模电感器件靠近HDMI接口放置，优先级最高，优于串阻容；（ESD背面打孔位置3mm不要摆放贴片器件）
HDMI接口的5V电源靠近接口来放置；
其他如防倒灌电路、分压电路靠近HDMI座子放置；

5.2.4 HDMI布线要求

HDMI接口差分信号控制阻抗100欧姆；
HDMI接口单端信号控制阻抗50欧姆；
所有信号布线靠近GND平面层进行布线；
四对差分信号之间保持15mil以上的间距需求，差分信号需要包地处理并在包地线上打上地过孔；
四对差分信号需要做等长处理，对间误差为10mil，对内误差为5mil

参数	HDMI2.0	HDMI2.1
走线阻抗	差分100ohm±10%	差分100ohm±10%
差分对内最大时延差	＜6mil	＜6mil
时钟与数据等长要求	＜480mil	＜480mil
走线长度	＜6inches	＜4inches
电容要求	/	220nF +20%，建议用 0201 封装
差分对间间距	≥5倍HDMI线宽	≥7倍HDMI线宽
HDMI 与其它信号间距	≥5倍HDMI线宽	≥7倍HDMI线宽
各信号所允许过孔数量	不超过2个	建议不加过孔
ESD	/	I/O对地电容不超过0.2pF

5.3 USB接口

5.3.1 USB概念

USB（Universal Serial Bus，通用串行总线）是一种外部总线标准，用于规范主机与外部设备之间的连接和通信。其核心设计目标是实现设备的即插即用和热插拔功能。

5.3.2 USB分类

按协议版本与速率分类
按物理接口分类

5.3.3 USB引脚定义

引脚说明
USB 2.0只有4个引脚

USB 3.0在 USB 2.0 的基础上增加了 5 个引脚，共 9 个引脚

USB Type C有 24 个引脚，支持双向插入

5.3.4 USB布局要求

USB应该接口靠近板边或结构定位放置，伸出板边一定位置(直插除外)，方便插拔；
ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；
注意ESD和USB的距离，留有一定的的间距，考虑后焊的情况。
在布局时，尽量使差分线路最短，以缩短差分线距离。

5.3.5 USB布线要求

USB信号要走差分，阻抗控制为90欧姆，并包地处理，总长度最好不要超过1800mil；
尽可能缩短走线长度，优先考虑对高速USB差分（RX、TX差分）的布线，USB差分走线在走线的时候，尽可以有的减少换层过孔，从而可以更好的做到阻抗的控制，避免信号的反射；
过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层。
若USB两边定位柱接的是保护地，分割时保证与GND的距离是2MM，并在保护地区域多打孔，保证充分连接，
由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，布线长度一旦不匹配，时序会发生偏差，还会引起共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内。

5.4 Type-C接口

5.4.1 Type-C引脚定义

24P引脚定义

Pin	名称	功能描述	Pin	名称	功能描述
A1	GND	接地	B12	GND	接地
A2	SSTXp1	SuperSpeed差分信号#1，TX，正	B11	SSRXp1	SuperSpeed差分信号#1，RX，正
A3	SSTXn1	SuperSpeed差分信号#1，TX，负	B10	SSRXn1	SuperSpeed差分信号#1，RX，负
A4	VBUS	总线电源	B9	VBUS	总线电源
A5	CC1	Configuration channel	B8	SBU2	Sideband use (SBU)
A6	Dp1	USB 2.0差分信号，position 1，正	B7	Dn2	USB 2.0差分信号，position 2，负
A7	Dn1	USB 2.0差分信号，position 1，负	B6	Dp2	USB 2.0差分信号，position 2，正
A8	SBU1	Sideband use (SBU)	B5	CC2	Configuration channel
A9	VBUS	总线电源	B4	VBUS	总线电源
A10	SSRXn2	SuperSpeed差分信号#2，RX，负	B3	SSTXn2	SuperSpeed差分信号#2，TX，负
A11	SSRXp2	SuperSpeed差分信号#2，RX，正	B2	SSTXp2	SuperSpeed差分信号#2，TX，正
A12	GND	接地	B1	GND	接地

16/12P引脚定义
16Pin TypeC在24Pin的基础上阉割了USB3.0的TX1/2、RX1/2，保留了SBU1/2、CC1/2、USB2.0的D+D-，除了没有USB3.0/3.1高速传输外，其他别无二致，同样支持 PD快充、音频设备、HDMI传输、调试模式等功能。
16Pin一般为接口厂家、封装的正式名称，而日常生活中习惯称呼为12Pin。这是因为接口设计时，将TypeC母座两端的两个Vbus和GND出线都并拢了起来，实际是16条出线，但焊接的焊盘只要12个。

PAD NO	1	2	3	4	5	6	7	8	9	10	11	12
PIN NO	A1/B12	A4/B9	A5	B8	B7	A6	B6	A7	B5	A8	B4/A9	A12/B1
ASSIGN	GND	VBUS	CC1	SBU2	D-	D+	D+	D-	CC2	SBU1	VBUS	GND

6P引脚定义
6Pin TypeC仅仅保留Vbus、GND、CC1、CC2。接口两侧对称分布着两组GND、Vbus，使得防反插功能保留，粗线也让其更为方便的传输大电流。
CC1、CC2用于PD设备识别，承载USB-PD的通信，以向供电端请求电源供给。在传输电力的同时，USB数据传输不会受到影响。

PAD NO	1	2	3	4	5	6
PIN NO	B12	B9	A5	B5	A9	A12
ASSIGN	GND	VBUS	CC1	CC2	VBUS	GND

5.4.2 CC1、CC2的作用

插入检测
DFP（下行端口）为主机端口，UFP（上行端口）为设备端口。如图所示，在DFP中的CC通道上有上拉电阻，相应的在UFP中有对应的下拉电阻。在DFP与UFP连接之前，VBUS没有输出，当两者连接之后，DFP检测到CC引脚的电平被拉低，DFP则识别到UFP设备已连接并打开VBUS上的MOSFET，为UFP设备供电。

在DFP上有两个CC引脚，DFP通过检测三种不同形式的UFP端下拉电阻（Open开路、Ra=0.8-1.2K、Rd=5.1K）来识别各种配置模式。
识别电缆方向来建立信号路由
连接Type-C电缆可以不区分正反方向，当DFP检测到CC1被下拉，则UFP是向上接入，同样地当检测到CC2被下拉则UFP是向下接入。
VBUS配置方式：电流模式与USB PD
纯Type-C端口可以提供5V/3A的供电能力。如果使用Type-C端口配合USB PD协议，供电能力则高达20V/5A。USB PD协议通过CC通道传输。

Type-C有 1.5A 和 3A 两种电流模式，取决于DFP的输出能力。DFP通过CC引脚上的电压告知UFP供电能力。UFP端的下拉电阻Rd=5.1K，DFP就可以通过其上拉电阻或者电流源在CC引脚上产生电压。

Type-C给出了不同输出模式下上拉电阻或电流源的规格：

举例来说，当DFP给CC引脚提供330uA的电流时，CC引脚上电压则为330uA * 5.1kOhms = 1.683V。根据下表，DFP则被识别为vRd-3.0标准。当DFP用10k电阻把CC引脚上拉至4.75~5.5V时，CC引脚上的电压则为1.688V，DFP也会被识别为vRd-3.0标准。
配置VCONN
Type-C规范定义了内部有电路需要供电的主动电缆。Type-C电缆上一共有两个CC引脚，如果其中一个用来识别DFP与UFP，那么另外一个就可以用来作为VCONN为主动电缆提供电源。当DFP检测到下拉电阻为Ra=800_{1200Ohms时，这个CC引脚将切换至VCONN对外输出4.75}5.5V，功率最大1W。
配置使用其他外设模式
当CC1和CC2引脚同时使用Ra下拉时，主机将把设备识别成音频设备，然后从USB信号切换至音频信号。

5.5 以太网接口

5.5.1 以太网概述

以太网（Ethernet）是一种计算机局域网组网技术，以太网是当前应用最普遍的局域网技术。Ethernet的接口是实质是MAC通过MII总线控制PHY的过程，以太网接口电路主要由MAC控制器和物理层接口（Physical Layer，PHY）两大部分构成。一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。

以太网接口主要由RJ45接口、变压器、PHY芯片和主控芯片组成。

5.5.2 以太网引脚定义

常见的网口有百兆网口和千兆网口，他们的区别在于百兆网口只有两对差分，一对收，一对发，另外四根是备用的；千兆网口有四对差分，两对收，两对发。

100M网口引脚定义

引脚	名称	功能
pin1：	Tx+	向外送信号，差分信号+，送给对方接收端Rx+
pin2：	Tx-	向外送信号，差分信号-，送给对方接收端Rx-
pin3：	Rx+	接收信号，差分信号+，接收对端的Tx+送出来的信号
pin4：	空
pin5：	空
pin6：	Rx-	接收信号，差分信号-，接收对端的Tx-送出来的信号
pin7：	空
pin8：	空

1000M网口引脚定义

引脚	名称	功能
1	TX_D1+	Tranceive Data1+(发信号+)
2	TX_D1-	Tranceive Data1-(发信号-)
3	RX_D2+	Receive Data2+(收信号+)
4	BI_D3+	Bi-directional Data3+ (双向信号传输)
5	BI_D3-	Bi-directional Data3- (双向信号传输)
6	RX_D2-	Receive Data2-(收信号-)
7	BI_D4+	Bi-directional Data4+ (双向信号传输)
8	BI_D4-	Bi-directional Data4- (双向信号传输)

5.5.3 以太网布局要求

复位电路信号应当尽可能的靠近以太网转换芯片，并且若可能的话应当远离TX、RX和时钟信号；
时钟电路应当尽可能的靠近以太网转换芯片，远离电路板边缘、其他高频信号、//0端口、走线或磁性元件周围；
RJ45接口和变压器之间的距离尽可能的缩短；
以太网转换芯片和变压器之间的距离也应尽可能的短。距离一般不超过5inches；
交流端接电阻放置:
先按照芯片资料的布局要求进行；
如果没有要求，一般情况下靠近以太网转换芯片放置；

5.5.4 以太网布线要求

网口的差分尽量走表底层，差分对之间的间距至少4W以上，由于管脚分布、过孔、以及走线空间等因素存在，使得差分线长度不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量，因此差分对内的等长约束为5mil，差分对之间不用进行等长；
RJ45接口区域：内部所有层挖空处理。外壳地和GND之间至少有1mm以上的隔离带，RJ45接口的外壳地管脚的走线至少需要加粗至1mm以上，跨接电感和电容靠近接口放置，旁边多打地过孔；
变压器下面所有层进行挖空处理；
变压器区域除差分信号外其他信号，走线都加粗到20mil以上，变压器地网络的回流通过粗线连接起来；
以太网芯片到CPU的RGMII接口线的发送部分和接收部分要分开布线，不要将接收和发送网络混合布线，线与线之间需要满足3W，发送和接收总线分别进行等长，等长范围100mil；
25M晶振下面不能走其他信号线，时钟线不用走在RJ45座子下面，复位信号的布线满足3W要求。

\color{red}{}