FPGA知识点

单口ram使用：

1. 写入数据位宽大于读出数据位宽时，此时写入地址会小于读出地址，实际操作时会将写入地址拼接在高位进行造作。

2. vivado block IP在调用时应格外注意timescale的使用，不当的使用会出现意外的仿真结果，比如读数延长超过1clk，而且是错误的，究其原因，猜测源于仿真模型内部有使用"#"的描述，不当的timescale会导致采集出错。