【OS笔记39】：设备管理 - 数据传送控制方式

核心任务 ：设备管理的主要任务之一，就是控制设备和内存/CPU 之间的数据传送。
演变逻辑：随着计算机技术的发展，为了减少CPU在I/O操作中的干预，提高并行性，产生了以下几种控制方式。

Programmed I/O

又称为程序轮询方式 或循环测试方式。这是最古老、最简单，但效率最低的方式。

基本原理 ：
- 在设备控制器中设置一个状态触发器（标志位），如 busy。
- busy = 1：设备正在忙（正进行数据处理），I/O 未结束。
- busy = 0：设备空闲，可进行数据传送。
工作流程 ：
1. CPU 向设备发出 I/O 指令。
2. CPU 不停地查询 设备的 busy 状态。
3. 如果 busy == 1，CPU 就一直循环测试（忙等），不能做其他事。
4. 直到 busy == 0，CPU 才启动数据传送。
缺点：CPU利用率极低。CPU 绝大部分时间都浪费在查询状态的循环中，无法与外设并行工作。

Interrupt-Driven I/O

中断技术的出现是计算机系统结构的一个重要突破 ，它实现了 CPU 和外设的并行工作。

改变执行顺序：CPU 不再被动等待，而是继续执行当前程序。
主动通知 ：当外设完成 I/O 操作后，主动向 CPU 发出中断请求。
响应流程 ：
1. CPU 暂停当前程序的执行。
2. 保护现场：保存当前程序的信息（如程序计数器 PC、寄存器内容）。
3. 响应中断：转去执行中断处理程序（进行数据读取）。
4. 恢复现场：处理完毕后，CPU 返回断点，继续执行原程序。

虽然实现了并行，但在高速设备或大量数据传输时存在问题：

中断频率过高 ：
- 中断通常是以字节或字为单位发生的。如果传输大量数据，每传一个字就要打断一次 CPU，CPU 会疲于奔命。
- 例如：如果缓冲区很小，满了就中断，会耗去大量 CPU 时间。
数据丢失风险 ：
- 如果多种外设同时并发，中断次数急剧增加，CPU 来不及响应，可能导致数据丢失。
CPU 干预仍较多：数据的传送（从设备到内存）依然需要 CPU 亲自搬运（通过寄存器中转）。

Direct Memory Access

为了解决中断方式在高速外设 和大批量数据传输时的瓶颈，引入了 DMA（直接存储器访问） 方式。

预处理 ：当进程需要输入数据时，CPU 把内存起始地址 、字节数 、数据传输方向送入 DMA 控制器。
CPU 让出：提出请求的进程进入等待状态，CPU 调度其他进程运行（CPU 甩手不管了）。
数据传输 ：设备数据通过 DMA 控制器，直接写入内存（不经过 CPU）。
后处理 ：
- 只有在整块数据全部传送完毕后。
- DMA 控制器才向 CPU 发出中断信号。
- CPU 收到信号后，进行后续处理（如检查传输是否正确）。

下一节：

虽然 DMA 已经很强了，但它还不够独立。下一节 7.2.4 通道控制方式 是一种比 DMA 更高级的"小CPU"，它能执行专门的 I/O 指令，进一步解放 CPU。