轨到轨运放与非轨到轨在电压跟随上的区别

目的:

对比分析非轨到轨(BJT输出级)与轨到轨(CMOS输出级)运算放大器构成电压跟随器时,在输入电压为零且输出端被灌入电压电流情况下的输出电压特性,探究非轨到轨运放输出电压不为零(约0.6V)的根本原因。

测试环境:

  • 被测器件:典型非轨到轨运放(如LM358)与轨到轨运放(如OPA340、RS8452);

  • 电路连接:均构成电压跟随器(Vout=Vin​),同相输入端接0V,反相输入端与输出端短接;

  • 激励条件:在输出端施加外部灌电流源,测量输出电压。

测试结论:

当输入为0V且输出端被灌入电流时:

  • 非轨到轨运放(BJT输出级)的输出电压稳定在约0.6V,无法降至0V;

  • 轨到轨运放(CMOS输出级)的输出电压接近0V(压降极小,取决于灌电流大小与MOS管导通电阻)。这里实测灌入电流仅0.6mA。

问题分析:

  1. 非轨到轨运放(BJT输出级)内部机制
    此类运放输出级常采用推挽结构,下管为PNP晶体管,以射极跟随器形式连接:发射极接输出端,集电极接负电源(地),基极受内部驱动电路控制。射极跟随器的基本特性是发射极电压VE始终比基极电压VB高一个发射结正向压降VEB​(约0.6V),即 Vout​=VB​+0.6V。当输入为0V且外部灌入电流时,负反馈环路驱动下管导通以吸收电流。为将输出拉至0V,基极电压需满足 VB​=−0.6V。然而,在单电源或有限负压供电条件下,内部驱动电路无法提供低于负电源轨(通常为0V)的电压,基极最低电位被钳位在0V附近。因此,输出电压最低只能达到 0V+0.6V=0.6V。这0.6V实质是PNP管发射结的固有压降,导致输出无法归零。

  2. 轨到轨运放(CMOS输出级)内部机制

    轨到轨运放输出级通常采用互补MOS管,下管为NMOS晶体管,源极直接接负电源(地),漏极接输出端,栅极受驱动电路控制。NMOS管导通时表现为压控电阻,其漏-源电压 VDS​=Isink​×RDS(on)​,不存在固定的PN结压降。

    当灌入电流时,驱动电路将栅极电压提升至高于源极(如5V),使NMOS管充分导通。由于 RDS(on)很小(通常数十欧姆),在小灌电流下VDS​ 极小,输出电压可非常接近0V,实现轨到轨输出。

总结:

非轨到轨运放在灌电流条件下输出0.6V的现象,根源在于其BJT输出级下管采用射极跟随器结构(射极跟随器也就是共集电极放大电路。其主要作用是放大交流电流,提高运放驱动能力),发射结压降 VEB导致输出端无法被拉至低于基极电位0.6V以下,而驱动电路受限于电源轨无法提供负基极电压。相比之下,CMOS输出级利用MOS管的电阻特性,无固定压降,可实现真正的零输出。这一差异在精密测量、单电源低电压应用等场景中需特别关注,选择合适运放以避免输出偏移。

相关推荐
半导体憨包12 小时前
光伏组件级MLPE功率优化器DCDC:25年寿命+IP67+雷击,怎么设计才不“翻车“?
嵌入式硬件·硬件工程·dc-dc·半导体芯片
深圳市恒锐丰科技杨生1 天前
EG2134 300V 三相独立半桥栅极驱动芯片|屹晶 EGmicro
嵌入式硬件·硬件工程
mk0151 天前
电动自行车汽车工业系统电机驱动100V高压恒定导向芯片进口替代
驱动开发·单片机·硬件工程·智能硬件·pcb工艺
爱吃汽的小橘1 天前
8bit有符号数多路运算选择器设计
硬件工程
HUI-4742 天前
EG1177|SOP‑7 内置 100V‑NMOS 异步降压,20‑90V 高压恒压恒流小功率电源优选
嵌入式硬件·硬件工程
free-elcmacom2 天前
FPGA学习笔记<2>Verilog输入
fpga开发·硬件工程
恒锐丰科技林技术员2 天前
EG2203:一款高性价比 600V 半桥驱动芯片
经验分享·嵌入式硬件·硬件工程
hilda_jlu3 天前
OSPI的时序
硬件工程
硬禾科技3 天前
连接世界的工程哲学
嵌入式硬件·测试工具·自动化·硬件工程
普通小毕3 天前
Verilog 异步 FIFO 设计详解:格雷码跨时钟域与空满判断
硬件工程