如何设计静电放电防护电路

静电放电防护电路提供ESD电流路径,以免ESD放电时,静电电流流入IC内部电路而造成损伤。在集成电路正常操作时,ESD防护电路是不动作的。

当只考虑芯片input到vss以及vdd与vss之间的ESD防护电路,当vdd与vss的线束很长时,线束的杂散电阻电容会延迟ESD电流流经vdd与vss之间的防护电路旁通而过,进入ic内部导致损伤。因此,input pad与vdd之间也要提供ESD防护电路。

制作于IO pad旁的ESD防护电路必须及时导通来泄放ESD放电电流,因此ESD必须具有较低的击穿电压或者较快的导通速度。

常用于ESD防护元件如下,其中,电阻具有阻挡电流的能力,常与其他元件共同使用以提升ESD耐受能力。

①电阻

②二极管

③NMOS或PMOS

④场效应管

⑤结型晶体管

⑥可控硅元件(SCR,pnpn)

当静电放电所产生的热量大于该ESD防护元件所能承受的极限值,该ESD防护元件便会烧毁,如果要能承受更大的ESD放电电流,则必需增加该ESD防护元件的元件尺寸及布局面积以提升其承受能力。如何设计一个具有高ESD承受能力但只占用小布局面积的ESD防护电路,必须考虑元件在不同偏压之下的特性。

相关推荐
爱看大明王朝15669 天前
半桥 IGBT/MOS 驱动自举电路原理与设计计算
硬件工程
ོ椿生拥蝶10 天前
基于 Simulink 的三相全桥 SPWM 逆变器仿真(含 50Hz/32V 输出实现)
硬件工程
智者知已应修善业12 天前
【用74LS151的实现(16序列信号发生器)】2024-6-1
驱动开发·经验分享·笔记·硬件架构·硬件工程
三块石头10112 天前
BUCK电路MOS管功率耗散理论推导
经验分享·硬件架构·硬件工程·学习方法·信息与通信
电气小僧12 天前
固态变压器基础知识扫盲
硬件架构·硬件工程·电源
ye1501277745513 天前
4.2V升6V1A同步升压WT3213
单片机·嵌入式硬件·其他·硬件工程
H__Rick13 天前
C51学习-DAY4
嵌入式硬件·学习·51单片机·硬件工程
ye1501277745513 天前
220V降5V0.3A电源芯片WT5104
单片机·嵌入式硬件·其他·硬件工程
JNX_SEMI14 天前
Hi9101降压DC-DC转换器:100V耐压内置3A MOS,恒压恒流,外围简洁
单片机·嵌入式硬件·物联网·硬件工程
XINVRY-FPGA14 天前
XC7A100T-2CSG324I AMD Xilinx Artix-7 FPGA
arm开发·人工智能·嵌入式硬件·神经网络·fpga开发·硬件工程·fpga