如何设计静电放电防护电路

静电放电防护电路提供ESD电流路径,以免ESD放电时,静电电流流入IC内部电路而造成损伤。在集成电路正常操作时,ESD防护电路是不动作的。

当只考虑芯片input到vss以及vdd与vss之间的ESD防护电路,当vdd与vss的线束很长时,线束的杂散电阻电容会延迟ESD电流流经vdd与vss之间的防护电路旁通而过,进入ic内部导致损伤。因此,input pad与vdd之间也要提供ESD防护电路。

制作于IO pad旁的ESD防护电路必须及时导通来泄放ESD放电电流,因此ESD必须具有较低的击穿电压或者较快的导通速度。

常用于ESD防护元件如下,其中,电阻具有阻挡电流的能力,常与其他元件共同使用以提升ESD耐受能力。

①电阻

②二极管

③NMOS或PMOS

④场效应管

⑤结型晶体管

⑥可控硅元件(SCR,pnpn)

当静电放电所产生的热量大于该ESD防护元件所能承受的极限值,该ESD防护元件便会烧毁,如果要能承受更大的ESD放电电流,则必需增加该ESD防护元件的元件尺寸及布局面积以提升其承受能力。如何设计一个具有高ESD承受能力但只占用小布局面积的ESD防护电路,必须考虑元件在不同偏压之下的特性。

相关推荐
mk01516 分钟前
20V输入,12V 3A输出 效率96%DCDC降压芯片
驱动开发·单片机·硬件工程·智能硬件·pcb工艺
Byron Loong9 小时前
对比介绍下【硬件】 SATA、SAS、IDE,CF,MSTAT、NGFF 等接口的特点、异同,优劣势
硬件工程
黄一一9112431 天前
硬盘健康监测软件!绿色便携版!电脑硬盘还能用几年?CrystalDiskInfo工具帮你提前避开数据丢失
windows·电脑·硬件工程·开源软件
半导体憨包2 天前
MOSFET结构演进:平面→沟槽→超结,功率密度的三次跨越
硬件工程·半导体·dc-dc·半导体芯片
字节跳动开源2 天前
字节跳动 STE 固件团队亮相 OCP China 2026:从标准化到智能化,构建下一代数据中心固件基础设施
人工智能·ai·系统架构·开源·硬件工程
JNX_SEMI3 天前
AT2401C 2.4GHz全集成射频前端单芯片技术解析
前端·单片机·嵌入式硬件·物联网·硬件工程
半导体憨包3 天前
功率MOSFET的结构演进:从平面到超结,每一次变革如何让电源性能飞跃
硬件工程·半导体·dc-dc·半导体芯片
Industio_触觉智能4 天前
RK3576开发板GPIO驱动入门教程,基于触觉智能开发板教学-上
嵌入式硬件·硬件工程·智能硬件·开发板·gpio·瑞芯微·rk3576
CoreTK芯通康EMC整改5 天前
《2026 电子制造业 EMC 合规白皮书》解读:PCB EMC 设计全链路优化指南(附器件选型矩阵)
人工智能·硬件工程·设计规范·emc整改案例·emc整改
czhaii5 天前
单片机光学自动打靶机寻点流程分析
单片机·嵌入式硬件·硬件工程