5.2.1.6 False Paths
看不太懂这个情况，但可以用两种方法解决：
- 0-control point
- 1-control point
5.2.1.7 Critical Paths（关键路径）
关键路径是时序敏感的路径，所以不能把额外的门加入到这种路径中，因为会造成关键路径的延迟，所以为了去掉unknown信号，建议加上外部的输入pin给选定的组合逻辑电路，比如反相器、与门、或门，以便最小化额外的delay。
组合逻辑电路就被转化为下图的0-control point和1-control point：
5.2.1.8 Multiple-Cycle Paths
多循环路径其实就是普通的功能通路，只不过输出是需要循环走过这个路径几遍之后才能给出，所以建议用：
- 0-control point
- 1-control point
- 或者hold住特定的scan cell的输出状态
5.2.1.9 Floating Ports
几个地方不要出现Floating Ports：
- primary inputs (PIs)
- primary outputs (POs)
- internal modules的输入
5.2.1.10 Bidirectional I/O Ports
双向的IO端口要固定成输入或者输出，下图是将IO强制为输出模式：
5.2.2 Re-Timing
因为TPG和ORA都离CUT有一段距离，可能时序上因为时钟的偏移发生竞争冒险，所以建议在TPG和CUT以及CUT和ORA之间加入re-timing logic，包括一个下降沿触发的pipelining register (D flip-flop)和一个上升沿触发的pipelining register (D flip-flop)，如下图：
其中CK1、CK2、CK3三个时钟都属于同一个时钟树。
5.3 TEST PATTERN GENERATION
在LBIST中，in-circuit TPGs通常是通过linear feedback shift registers (LFSRs)产生向量或者序列。
三种测试方式：
- exhaustive testing ：可以保证single-stuck和multiple-stuck fault的100%测试覆盖率，对于有n个输入的组合逻辑电路就需要
个pattern，电路太大的话耗时就太长了
- pseudo-random testing ：只需要
- pseudo-exhaustive testing ：如果既想保证100%的故障覆盖率，又想节省时间，就可以用这个方法，只需要
LFSR的分为下面两类：
- Standard LFSR ：下图展示的是一个n-stage standard LFSR：
由n个D flip-flops和一定数量的exclusive-OR (XOR) gates组成，因为XOR门被放在外部的反馈路径上，所以这个方法也叫external-XOR LFSR - Modular LFSR ：下图展示的是一个n-stage modular LFSR：
与标准方法不同，这里的XOR门放在两个相邻的D flip-flops之间，所以这种方法又叫做internal-XOR LFSR，modular LFSR比standard LFSR跑得快
下面讲讲LFSR的特性。
LFSR的每张图都可以用下面n次特征多项式表达，其中hi可以是0可以是1，取决于反馈回路存不存在：
Si代表n-stage LFSR经过i次移位后的内容，多项式变为：
如果T是f(x)能除开1+的最小整数，那么T就是LFSR的周期，如果T =
-1，那么这个n-stage LFSR就生成了maximum-length sequence ，这个LFSR就叫做maximum-length LFSR 。下面举个例子，下图a和b是four-stage standard和modular LFSRs，那它们的特征多项式就分别是：1+
+
和1+x+
：
如果S0是{0001}，或者说，生成的测试序列如上面图c和d，因为c是在6个pattern后重复的，d是在15个pattern后重复的，那么LFSR的周期分别是6和15，进一步说明1+
可以被1+
+
除开，1+
可以被1+x+
除开。
针对图d，15刚好是，那么LFSR就是最长LFSR了。
Hybrid LFSR，一种升级的LFSR。
前面讲了一堆公式没怎么理解，直接看下面这个例子和图例解说：
*其中^表示XOR门在反馈路径上
下表列出了次数不超过100的初代多项式的一个集合，它们可以用于构建最小长度的LFSR。还有一些其他的多项式可以参考一些文献得知。
