【3.5】固定旋转因子系数乘法模块的FPGA实现1——45°旋转因子和高阶蝶形修正因子

目录

1.引言

2.FFT旋转因子核心系数

[2.1 45°旋转因子](#2.1 45°旋转因子)

[2.2 高阶蝶形修正因子参数](#2.2 高阶蝶形修正因子参数)


1.引言

由于FFT16顶层一共例化了4个专用常数复数乘法子模块,全部是定点复数旋转因子乘法器,专为16点/256点FFT蝶形运算定制,无通用乘法,全部为固定系数常数乘,节省FPGA资源。

2.FFT旋转因子核心系数

2.1 45°旋转因子

FFT旋转因子核心系数:

上述公式用于FFT中45°旋转因子的乘法运算,其负责FFT蝶形中√2/2衰减+45°相位旋转运算。

因此,我们通过verilog编写如下的程序,完成这个部分的复数运算:

module MPUC707 ( CLK,EI ,ED, MPYJ,DR,DI ,DOR ,DOI);

parameter nb=10;

input CLK ;

wire CLK ;

input EI ; //slowdown

wire EI ;

input ED; //data strobe

input MPYJ ; //the result is multiplied by -j

wire MPYJ ;

input [nb-1:0] DR ;

wire signed [nb-1:0] DR ;

input [nb-1:0] DI ;

wire signed [nb-1:0] DI ;

output [nb-1:0] DOR ;

reg [nb-1:0] DOR ;

output [nb-1:0] DOI ;

reg [nb-1:0] DOI ;

reg signed [nb+1 :0] dx5;

reg signed [nb : 0] dt;

reg signed [nb-1 : 0] dii;

wire signed [nb+2 : 0] dx5p;

wire signed [nb+3 : 0] dot;

reg edd,edd2, edd3; //delayed data enable impulse

reg mpyjd,mpyjd2,mpyjd3;

reg [nb-1:0] doo ;

reg [nb-1:0] droo ;

always @(posedge CLK)

begin

if (EI) begin

edd<=ED;

edd2<=edd;

edd3<=edd2;

mpyjd<=MPYJ;

mpyjd2<=mpyjd;

mpyjd3<=mpyjd2;

if (ED) begin

dx5<=DR+(DR <<2); //multiply by 5

dt<=DR;

dii<=DI;

end

else begin

dx5<=dii+(dii <<2); //multiply by 5

dt<=dii;

end

doo<=(dot >>>4) ;

droo<=doo;

if (edd3)

if (mpyjd3) begin

DOR<=doo;

DOI<= - droo; end

else begin

DOR<=droo;

DOI<= doo; end

end

end

assign dx5p=(dx5<<1)+(dx5>>>2); // multiply by 101101

`ifdef FFT256bitwidth_coef_high

assign dot= dx5p+(dt>>>4)+(dx5>>>13); // multiply by 10110101000000101

`else

assign dot= dx5p+(dt>>>4) ; // multiply by 10110101

`endif

endmodule

上面程序中,把0.7071分解成(5×2+5/4+1/16)/16≈0.70703125

2.2 高阶蝶形修正因子参数

在FFT中,对应16点FFT细分旋转因子:

那么,0.924-0.383=0.541,即16点FFT八分区细分角度合成系数,用于高阶蝶形修正。

因此,我们通过verilog编写如下的程序,完成这个部分的复数运算:

module MPUC541 ( CLK,EI ,ED, MPYJ,DR,DI ,DOR ,DOI);

parameter nb=10;

input CLK ;

wire CLK ;

input EI ;

wire EI ;

input ED; //data strobe

input MPYJ ; //the result is multiplied by -j

wire MPYJ ;

input [nb-1:0] DR ;

wire signed [nb-1:0] DR ;

input [nb-1:0] DI ;

wire signed [nb-1:0] DI ;

output [nb-1:0] DOR ;

reg [nb-1:0] DOR ;

output [nb-1:0] DOI ;

reg [nb-1:0] DOI ;

reg signed [nb :0] dx5;

reg signed [nb :0] dx3;

reg signed [nb-1 :0] dii;

reg signed [nb-1 : 0] dt;

wire signed [nb+1 : 0] dx5p;

wire signed [nb+1 : 0] dot;

reg edd,edd2, edd3; //delayed data enable impulse

reg mpyjd,mpyjd2,mpyjd3;

reg [nb-1:0] doo ;

reg [nb-1:0] droo ;

always @(posedge CLK)

begin

if (EI) begin

edd<=ED;

edd2<=edd;

edd3<=edd2;

mpyjd<=MPYJ;

mpyjd2<=mpyjd;

mpyjd3<=mpyjd2;

if (ED) begin // 0_1000_1010_1000_11

dx5<=DR+(DR >>>2); //multiply by 5

dx3<=DR+(DR >>>1); //multiply by 3,

dt<=DR;

dii<=DI;

end

else begin

dx5<=dii+(dii >>>2); //multiply by 5

dx3<=dii +(dii >>>1); //multiply by 3

dt<=dii;

end

doo<=dot >>>2;

droo<=doo;

if (edd3)

if (mpyjd3) begin

DOR<=doo;

DOI<= - droo; end

else begin

DOR<=droo;

DOI<= doo; end

end

end

assign dx5p=(dt<<1)+(dx5>>>3); // multiply by 0_1000_101

`ifdef FFT256bitwidth_coef_high

assign dot= (dx5p+(dt>>>7) +(dx3>>>11));// multiply by // 0_1000_1010_1000_11

`else

assign dot= dx5p+(dt>>>7);

`endif

endmodule

在上述程序中,0.5411的二进制移位运算方式如下:

0.5411 ≈ 0.5410

=2.1640625/4

=(2 + 0.15625 + 0.0078125)/4

=(2 + 1.25/8 + 1/128)/4

相关推荐
木心术11 天前
基于FPGA+RFIC的5G基站设计方案与5G专用DFE芯片的设计方案区别及优劣势分析
5g·fpga开发
坏孩子的诺亚方舟1 天前
open_prj21_RGB LCD和HDMI
fpga开发·mpsoc
坏孩子的诺亚方舟1 天前
open_prj20_MPSOC概述
fpga开发·正点原子·mpsoc
nature_forest1 天前
DSP与FPGA之间EMIF接口之DSP参数配置下板测试问题总结
fpga开发
小麦嵌入式2 天前
FPGA入门(三):3-8 译码器 仿真波形解读
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件工程
upper20202 天前
从零开始动手做Verilog实验--04--11阶FIR滤波器
fpga开发
nuoxin1143 天前
SSD201-富利威
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
哄娃睡觉3 天前
FPGA、ARM、MCU、DSP的区别
fpga开发
nature_forest3 天前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛3 天前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog