1、计算机系统的基本概念
**硬件：**泛指构成计算机所需的各种实体部件的总称。
**硬件系统：**构成某特定计算机所需的实体部件的集合。
**硬件系统组成：外设+**主机（CPU、存储器、I/O接口）。
**软件：**在计算机系统中使用的各种程序、数据及其有关文档的总称。（无形的，存放于各种载体之中）。
**软件系统：**在某台特定计算机上使用的全部程序和数据的集合（一般以文件形式存放于系统的内外存之中）。
**软件系统的组成：**系统软件和应用软件。
**系统软件：**具有管理系统资源，控制系统高效运行，方便用户使用计算机系统的程序。
**应用软件：**用户为解决特定问题，利用系统软件平台编制的程序。
指令：规定计算机的操作与操作对象，并能为计算机所识别并执行的二进制命令，其格式为：操作码OP**︱** 操作数地址D。
指令系统：某特定处理器（计算机）所能识别并执行的全部指令的集合（不同处理器具有不同的指令系统）。例指令系统：取数LDA D**；存数STA D；加法ADD D；乘法MULA D；打印PR(OUT) D；停机HLT。**
**程序：**为解决特定问题而编制的指令（语句）序列。
2、冯.诺伊曼原理及冯.诺伊曼结构计算机的特点
（1）冯**.诺伊曼原理（计算机组成的基本原理）：基于二进制的程序存储和程序控制原理，也称指令驱动原理。**
（2）冯**.**诺伊曼机的特点
**①****组成特点：**计算机由运算器、控制器、存储器和输入设备、输出设备五大部件组成。
**②****存储特点：**指令和数据以同等地位和二进制形式存放于存储器，并可按地址寻访。
**③****指令格式：**指令由操作码和地址码组成，操作码用于规定做何操作？地址码用于规定对谁进行操作。
**④****指令执行：**指令在存储器中按顺序存放。通常指令按顺序执行；在特定条件下由运算结果或根据设定的条件改变执行顺序。
**⑤****结构特点：**以运算器为中心，I/O设备与存储器之间的数据传送必须通过运算器。
3、硬件系统的结组成
**1️⃣组成：CPU（运算器、控制器）+存储器+I/O接口（适配器）****+总线+**外设 。
2️⃣系统总线：包括****地址总线（AB）、数据总线（DB）、控制总线（CB）。
4、计算机硬件系统中各部件的功能
**（1）运算器功能：**对数据信息进行加工和处理
（2）存储器功能：用于存放程序和数据
5、存储器有关的几个基本概念
存储元：由触发器构成的记忆一位b****二进制信息的结构。
存储单元：由n位存储元并行构成的存储结构，在计算机中作为整体处理的信息单位，n=8称为Byte****字节。
**存储地址：**存储单元在存储器中的位置编号。
存储容量：存储器中所有存储单元的总数，常用K**、M、G、T作为单位。**
**字长：**计算机并行处理的二进制信息宽度，一般为字节的整数倍，有数据字和指令字两种形式，以表述数据信息和控制信息。
6、MIPS
表示每秒钟执行指令的条数**(以百万条为单位)。**
MIPS计算公式：
MIPS = (指令数) / (执行时间 × 10⁶)
其中：
- 指令数：程序运行期间执行的指令总数
- 执行时间：程序运行的总时间（单位为秒）
扩展公式
若已知CPU时钟频率（Hz）和CPI（每条指令的平均时钟周期数），可通过以下公式计算：
MIPS = (时钟频率) / (CPI × 10⁶)
示例计算
假设某程序执行了500万条指令，耗时0.1秒：
MIPS = 5,000,000 / (0.1 × 10⁶) = 50
注意事项
- MIPS值受指令集架构、编译器优化等因素影响，不能直接跨平台比较性能。
- 现代处理器通常使用更复杂的性能指标（如IPC、FLOPS）。
7、CPU执行
CPU时间计算公式解析
CPU时间是程序执行的核心部分，通常由指令执行效率决定。以下是几种常见的计算方式：
时钟周期与频率关系 CPU时间 = 程序中所有指令的时钟周期数之和 × 时钟周期T
或等效为：
CPU时间 = 程序中所有指令的时钟周期数之和 / 时钟频率f
其中T=1/f，表示单个时钟周期持续时间。
CPI计算法 CPU时间 = CPI × 指令条数 × 时钟周期
CPI（Cycles Per Instruction）表示每条指令的平均时钟周期数。该公式通过指令级粒度衡量性能。
MIPS指标法 CPU时间 = 指令条数 / (MIPS × 10⁶)
MIPS（Million Instructions Per Second）反映处理器每秒执行的百万级指令数，需注意不同架构的指令不可直接比较。
其他时间组件说明
I/O时间
取决于外设速度（如磁盘I/O延迟）和数据传输量，通常包含设备寻道、旋转等待和传输时间。
存储访问时间
涵盖内存层级访问延迟，包括缓存命中/失效惩罚。计算公式：
平均访问时间 = 命中时间 + 失效率 × 失效惩罚
排队时延
在共享资源（如总线、I/O通道）场景下产生，服从队列理论模型。典型计算采用Little定律：
平均排队时间 = 队列长度 / 处理速率
性能优化方向
降低CPI
通过流水线优化、乱序执行或SIMD指令减少平均周期数。现代处理器CPI常小于1（超标量架构）。
提高时钟频率
受制于工艺极限和功耗墙，需平衡IPC（Instructions Per Cycle）与频率提升。
减少指令数
采用算法优化或编译器指令调度，但需注意RISC与CISC架构差异。
存储层级优化
通过预取、缓存块大小调整降低失效率，公式：
失效率 = 失效次数 / 访问次数
注：实际系统还需考虑上下文切换、中断处理等OS开销，完整时间模型需用加权求和整合各组件。