Synopsys AXI VIP 解析(5)——寄存器模型

文章介绍同时使用Synopsys AXI VIP和寄存器模型的示例。正常使用寄存器模型的流程是:写寄存器模型、写adapter转换、再例化连接,而VIP已经包含adapter,所以直接连接寄存器模型句柄就好。 示例为AXI VIP同时使用寄存器模型,APB VIP大同小异也可以参照。

VIP

adapter和寄存器句柄位于master agent(svt_axi_master_agent类)。

ini 复制代码
uvm_reg_block 	     axi_regmodel    ;
svt_axi_reg_adapter  reg2axi_adapter ;

使用前还需要将对应配置类(svt_axi_port_configuration类)中uvm_reg_enable配成1。

ini 复制代码
 bit uvm_reg_enable = 0;

寄存器模型

示例为一个简单的存储的寄存器模型,位宽32,起始地址0。

scala 复制代码
class ral_mem extends uvm_mem;
  function new(string name = "ral_mem");
    super.new(name, `UVM_REG_ADDR_WIDTH'h100, 32, "RW", build_coverage(UVM_NO_COVERAGE));
  endfunction
  `uvm_object_utils(ral_mem)
endclass : ral_mem

class ral_block extends uvm_reg_block;
  rand ral_mem ral_mem_0;
  
  function new(string name = "ral_block");
  	super.new(name, build_coverage(UVM_NO_COVERAGE));
  endfunction: new
  
  virtual function void build();
    this.default_map = create_map("", 0, 4, UVM_LITTLE_ENDIAN, 0);
    this.ral_mem_0 = ral_mem::type_id::create("ral_mem_0",,get_full_name());
    this.ral_mem_0.configure(this, "mem");
    this.ral_mem_0.build();
    this.default_map.add_mem(this.ral_mem_0, `UVM_REG_ADDR_WIDTH'h0, "RW", 0);
  endfunction : build
  
  `uvm_object_utils(ral_block)
endclass: ral_block

env

然后在build_phase实例化寄存器模型,并发送句柄至master agent,这里"axi_system_env.master0"是我的环境中master agent的路径,可以根据实际进行修改。 下面set_hdl_path_root()和上小节configure()合起来是HDL中存储的路径tb_top.axi_slave.mem。

scss 复制代码
regmodel = ral_block::type_id::create("regmodel");
regmodel.build();
regmodel.set_hdl_path_root("tb_top.axi_slave");
regmodel.lock_model();
uvm_config_db#(uvm_reg_block)::set(this,"axi_system_env.master[0]", "axi_regmodel", regmodel);

test_case

在测试用例中分别前门后门读写寄存器模型。

css 复制代码
  for(i=0;i<16;i++)
    top_env.regmodel.ral_mem_0.write(status, 4*i , i);

  for(i=0;i<16;i++)
    top_env.regmodel.ral_mem_0.read(status, 4*i , rdata);

  for(i=0;i<16;i++)
    top_env.regmodel.ral_mem_0.write(status, i , i+'h16, UVM_BACKDOOR);

  for(i=0;i<16;i++) begin
    top_env.regmodel.ral_mem_0.read(status, i , rdata, UVM_BACKDOOR);
    `uvm_info("tc",$sformatf("read %0h",rdata),UVM_MEDIUM)
  end

波形中可以看到前门读写行为。

相关推荐
至为芯1 天前
IP2759至为芯支持AVS快充的140W三路C口快充协议芯片
集成电路·芯片·电子元器件
oscar9992 天前
Interposer 导论——硅、玻璃、有机三种平台的第一性比较
芯片·封装·interposer
oscar9992 天前
Embedded Die 与 Bridge——在“没有中介层”的条件下逼近中介层的互连密度
bridge·芯片·封装·embedded die
至为芯3 天前
IP2758至为芯支持AVS快充的140W双C口快充协议芯片
集成电路·芯片·电子元器件
oscar9993 天前
Fan-Out 与 RDL——用“重构晶圆”绕开基板的面积与密度限制
重构·芯片·封装·fan-out
深圳市贝乐实业股份有限公司5 天前
CSS1604SU-MI:一颗“够用又好用”的 16Mbit 内存
芯片·psram·存储芯片
oscar9995 天前
封装到底在封装什么——从一颗裸 die 到可焊接器件的完整约束链
芯片·封装·die
飞猫的边缘AI9 天前
智能制造与EDA版图仿真
人工智能·芯片·边缘ai
至为芯10 天前
IP2723T至为芯支持单C口100W输出的快充协议管理芯片
集成电路·芯片·电子元器件
深圳市尚想信息技术有限公司12 天前
TM52F1376海速芯HITENX Flash-8位MCU单片机,多通道ADC + 段码显示一体化主控芯片
单片机·嵌入式硬件·mcu·flask·芯片·控制器