vivado报错及解决【十】

ERROR: Synth 8-1766 cannot open include file include.v

这个错误是我们在引用类似以下的参数文件时,vivado系统找不到文件导致的。

`include "params.v"

AMD官方的解决方案如下:

AMD官方论坛提供了两种解决方案:

1.将include.v文件设置为全局包含,并将其file_type设置为"Verilog Header"。

如果file_type未设置为Verilog Header,则该包含文件将被视为普通的Verilog文件,可以被其他Verilog文件引用,从而导致上述错误。

复制代码
set_property file_type "Verilog Header" [get_files ../source_inclu/include.v]
set_property is_global_include true [get_files ../source_inclu/include.v]

2.不要将include.v文件添加到项目源代码中,也不要在非项目模式下读取该包含文件。

在synth_design命令或综合设置中,将include_dirs选项设置为include.v文件的位置。

复制代码
synth_design -top top -part xc7k70tfbg484-2 -include_dirs {../source_inclu}

博主本人是将相应的文件放到了工程目录下的\sources_1\new文件中,后续就没再报这个错误。

相关推荐
星夜离尘5617 小时前
PWM 信号生成与呼吸灯:占空比控制、按键调光与舵机扩展(附完整 Verilog 实操)
fpga开发
zlinear数据采集卡21 小时前
ZLinear DABM-D223 通信协议与软件开发全解析:从 USB CDC 到 DDS 波形输出
arm开发·嵌入式硬件·fpga开发·开源
LCMICRO-133108477461 天前
国产长芯微LD3092完全pin-pin替代LT3092,是一款可编程两端电流源
arm开发·单片机·嵌入式硬件·fpga开发·硬件工程·恒流源·lt3092
nuoxin1141 天前
BL-M8812CU3 无线 WiFi 模块-富利威
人工智能·嵌入式硬件·fpga开发·硬件工程·dsp开发
xiaojiaohuazi1 天前
基于Zynq UltraScale+ MPSoC的PL DDR4直写多NVMe条带阵列(RAID 0)与exFAT高速采集存储系统
fpga开发
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Vitis开发:AXI总线
fpga开发·vitis
星夜离尘562 天前
UART 串口通信:从帧格式到收发回显(附完整 Verilog 实操)
fpga开发
仲南音2 天前
Xilinx FPGA—— DDR4读写
fpga开发
思尔芯S2C2 天前
思尔芯RCF RTL自动分割工具,助力大规模AI/HPC芯片原型验证
人工智能·fpga开发·内存模型·自动编译·ddr5·prototyping·原型验证
Terasic友晶科技3 天前
答疑解惑|Agilex 3 FPGA QSPI时钟设置注意事项
fpga开发·de23-lite·terasic·qspi flash