vivado报错及解决【十】

ERROR: Synth 8-1766 cannot open include file include.v

这个错误是我们在引用类似以下的参数文件时,vivado系统找不到文件导致的。

`include "params.v"

AMD官方的解决方案如下:

AMD官方论坛提供了两种解决方案:

1.将include.v文件设置为全局包含,并将其file_type设置为"Verilog Header"。

如果file_type未设置为Verilog Header,则该包含文件将被视为普通的Verilog文件,可以被其他Verilog文件引用,从而导致上述错误。

复制代码
set_property file_type "Verilog Header" [get_files ../source_inclu/include.v]
set_property is_global_include true [get_files ../source_inclu/include.v]

2.不要将include.v文件添加到项目源代码中,也不要在非项目模式下读取该包含文件。

在synth_design命令或综合设置中,将include_dirs选项设置为include.v文件的位置。

复制代码
synth_design -top top -part xc7k70tfbg484-2 -include_dirs {../source_inclu}

博主本人是将相应的文件放到了工程目录下的\sources_1\new文件中,后续就没再报这个错误。

相关推荐
喵喵苗1 小时前
FPGA 核心资源解析:FF 触发器(Flip-Flop)—— 时序逻辑的“记忆心脏”
fpga开发
忆锦紫6 小时前
vivado报错及解决【十一】
fpga开发·fpga·vivado·xilinx
Saniffer_SH1 天前
NAND技术(二):从 Channel、Die/LUN、P/E Cycle 到 LDPC,一次讲透 NAND 里那些最容易误解的概念
人工智能·驱动开发·嵌入式硬件·测试工具·fpga开发·计算机外设·压力测试
千寻xun1 天前
二、实战篇-NVME SSD控制之ZYNQ实现(四)
fpga开发·nvme·nvme ssd
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Linux开发:系统进阶-PS DMA
linux·fpga开发
喵喵苗1 天前
FPGA Verilog 入门避坑:寄存器与锁存器的本质区别 & 为什么时序逻辑缺 else 不会生成锁存器
fpga开发
Thinker3611 天前
笔记本外接创新5.1声卡实战:M.2转PCIe软排线方案 vs 雷电扩展卡方案对比
fpga开发·声卡·笔记本外接pcie·显卡坞
传感器与混合集成电路1 天前
136通道采集模块SPI接口设计:协议结构、时序要求与多模块级联扩展方案
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(四)--数据测试【文末源码】
fpga开发