vivado报错及解决【十】

ERROR: Synth 8-1766 cannot open include file include.v

这个错误是我们在引用类似以下的参数文件时,vivado系统找不到文件导致的。

`include "params.v"

AMD官方的解决方案如下:

AMD官方论坛提供了两种解决方案:

1.将include.v文件设置为全局包含,并将其file_type设置为"Verilog Header"。

如果file_type未设置为Verilog Header,则该包含文件将被视为普通的Verilog文件,可以被其他Verilog文件引用,从而导致上述错误。

复制代码
set_property file_type "Verilog Header" [get_files ../source_inclu/include.v]
set_property is_global_include true [get_files ../source_inclu/include.v]

2.不要将include.v文件添加到项目源代码中,也不要在非项目模式下读取该包含文件。

在synth_design命令或综合设置中,将include_dirs选项设置为include.v文件的位置。

复制代码
synth_design -top top -part xc7k70tfbg484-2 -include_dirs {../source_inclu}

博主本人是将相应的文件放到了工程目录下的\sources_1\new文件中,后续就没再报这个错误。

相关推荐
奋斗的阿狸_198611 小时前
ESP32-S3 + ES7210 四通道麦克风录音上传方案
c语言·开发语言·fpga开发
hahaha601611 小时前
FPGA+ARM实现AWB的全流程
人工智能·嵌入式硬件·算法·计算机视觉·fpga开发
unicrom_深圳市由你创科技15 小时前
板上调试,先抓哪些信号?排查顺序是什么?
fpga开发
北城笑笑17 小时前
FPGA 55 ,FPGA 行业 2026 发展分析与报告
fpga开发·fpga
Jason_zhao_MR18 小时前
新一代电能数据采集终端方案
linux·人工智能·嵌入式硬件·fpga开发·嵌入式
ERROR:992 天前
AMD Ross没有介入Vivado的私生活
fpga开发
Riwuarua2 天前
从近似 0 基础开始 FPGA 开发——Part.18:FPGA 复位系统与可靠启动设计
fpga开发
智感子3 天前
测控链路:从传感器到上位机
人工智能·嵌入式硬件·fpga开发
szxinmai主板定制专家4 天前
基于Zynq的高精度多通道数据采集卡完整解决方案(工业振动/高速采集/边缘传输)
fpga开发·zynq·数据采集卡
szxinmai主板定制专家4 天前
基于TI AM62x+FPGA的24bit高精度数据采集卡设计(振动/风电/发动机监测)
人工智能·fpga开发·arm+fpga·rk3588+fpga