用最通俗的话来说，电源诱骗就是"假装自己是个支持快充的手机，向充电头套取高电压"。
普通的 Type-C 充电头默认只输出 5V 安全电压。如果你的电路板（比如电烙铁、电机驱动、单片机系统）需要 9V、12V、15V 或 20V 供电，直接插上普通 C 口只有 5V。
这时在板子上放一颗诱骗芯片 ，它就会主动用快充协议（PD 或 QC）去和充电头"谈判"："Hey，我是个大功率设备，请给我切换到 12V！"充电头确认协议匹配后，就会把输出电压抬升到 12V 供你的电路使用。这样你就不需要额外的变压器或专用电源适配器了
CH224K 诱骗芯片怎么用？
CH224K（沁恒出品）是非常经典且外围极简的快充诱骗芯片，封装小（ESSOP-10），支持 PD3.0/2.0、QC3.0/2.0 等多种主流协议。
使用它主要分为 接线 和 电压配置 两个核心步骤：
1. 核心引脚接线法
| 引脚名称 | 连接位置 | 说明 |
|---|---|---|
| CC1 / CC2 | 连 Type-C 母座的 CC1 / CC2 | 必须接，PD协议通信的核心通道 |
| DP / DM | 连 Type-C 母座的 D+ / D- | 选接，用于 QC/BC 等非PD快充协议的通信 |
| VDD | 连 C 口的 VBUS 输入端 | 给芯片供电（芯片内部有高压降压稳压，耐压高） |
| GND | 连系统共地线 | 电源负极 |
| CFG1 / CFG2 / CFG3 | 接电阻或接地/悬空 | 决定你想要诱骗出多少伏电压 |
补充知识TTL电平和USB电平区别:
USB
USB标准规定了数据线 D+和D- 的电平。在USB 2.0中，逻辑"1"通常是D+高于D-约200mV，逻辑"0"则是D-高于D+约200mV。(RS485的A和B差值也是200mV)
TTL
TTL电平标准规定，逻辑"1"（高电平）通常在2V以上，逻辑"0"（低电平）通常在0.8V以下。TTL信号是单端信号，相对于地（GND）来确定电压水平。
TTL电平常用于微控制器、传感器、通信设备等电子元件之间的信号交互。它简单、直接，广泛应用于电子学和数字电路中。
2. 电压配置表（通过电阻调整）
CH224K 提供了极简的阻值/电平设定方式来选择输出电压，硬件上通常有两种常见配置玩法：
方案 A：固定电压模式（最常用）
只需要在 CFG1 引脚与 GND 之间接一颗下拉电阻（或者直接接地/悬空），CFG2 和 CFG3 保持默认下拉或接地：
-
申请 5V： CFG1 悬空（不接电阻）
-
申请 9V： CFG1 接 6.8kΩ 电阻到 GND
-
申请 12V： CFG1 接 15kΩ 电阻到 GND
-
申请 15V： CFG1 接 27kΩ 电阻到 GND
-
申请 20V： CFG1 直接接地（0Ω/短接）
注： 如果充电头最高只支持到 12V，而你芯片配置申请 20V，CH224K 会自动退而求其次，让充电头输出其能提供的最高电压（即 12V），不会导致系统死机。
方案 B：MCU 动态切电压
如果你用单片机（如 STM32/AT32 等）控制 CH224K，可以将 CFG1、CFG2、CFG3 接到单片机的 GPIO 引脚上：
- 通过控制 GPIO 输出高低电平或高阻态（Input 模式），即可在程序运行中动态切换 5V / 9V / 12V / 15V / 20V 输出。
3. 外围电路设计注意事项
-
输入端去耦电容： VBUS 与 GND 之间紧靠 C 口输入侧，加一个 100nF (0.1uF) 贴片电容 滤除高频噪声。
-
VBUS 输出端耐压： 诱骗出来的高压（比如 20V）会直接通过 VBUS 供给你的下游电路。请确保你电路板上的电容、LDO 或 DC-DC 降压芯片耐压大于 25V，否则电压一升高就会烧毁后级！
-
功率匹配： 诱骗出电压后，电流大小取决于充电头的输出能力（例如 20V/3A = 60W）。不要让负载超载，否则充电头会触发过流保护关断输出。
要用 MCU（如 STM32、AT32 等单片机）动态切换 CH224K 的诱骗电压，原理非常简单：通过 MCU 的 GPIO 引脚控制 CH224K 的
CFG1、CFG2、CFG3三个配置引脚的电平状态（高电平、低电平、高阻态/悬空）。下面为你详细拆解硬件接线、电平控制真值表以及代码实现逻辑。
1. 核心真值表（CH224K 逻辑控制）
CH224K 内部对
CFG1、CFG2、CFG3有下拉电阻。官方定义的控制逻辑如下（其中 0 表示低电平/接地，1 表示高电平，NC 表示高阻态/悬空）：目标诱骗电压 CFG1 CFG2 CFG3 说明 5V NC (悬空) 0 0 默认安全电压（复位初始状态） 9V 0 (低电平) 0 0 CFG1 拉低 12V 0 (低电平) 0 1 (高电平) CFG1 拉低，CFG3 拉高 15V 0 (低电平) 1 (高电平) 1 (高电平) CFG1/CFG2/CFG3 均拉高/低 20V 0 (低电平) 1 (高电平) 0 CFG1/CFG3 低，CFG2 高 2. 硬件电路设计技巧
为了方便 MCU 准确控制 NC（悬空） 和 低/高电平，在硬件连接上推荐按以下方式设计：
-
直接直连： 将 MCU 的 3 个 GPIO 直接连接到 CH224K 的
CFG1、CFG2、CFG3引脚。 -
NC（悬空）的实现： 当需要设置引脚为 NC （如申请 5V 时的 CFG1）时，不要输出高低电平，而是将该 GPIO 配置为"浮空输入模式（Input Floating）"，此时引脚对外部呈现高阻态，即等效于悬空。
-
输出高/低电平的实现： 将 GPIO 配置为"推挽输出模式（Output Push-Pull）"，写入
0（GND）或1（VCC）。