目录
[2.1 地弹噪声](#2.1 地弹噪声)
[2.1.1 地弹噪声测试波形](#2.1.1 地弹噪声测试波形)
[1）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容。](#1）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容。)
[2）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1uF/50V 的 MLCC 贴片电容。](#2）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1uF/50V 的 MLCC 贴片电容。)
[3）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1nF/50V 的 MLCC 贴片电容。](#3）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1nF/50V 的 MLCC 贴片电容。)
[4）Vin = 26 V，RL = 100R，输出端并联 100uF/50V 的 MLCC 贴片电容](#4）Vin = 26 V，RL = 100R，输出端并联 100uF/50V 的 MLCC 贴片电容)
[5）Vin = 26 V，RL = 无穷（不接负载），输出端不并联电容](#5）Vin = 26 V，RL = 无穷（不接负载），输出端不并联电容)
[6）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的电解电容](#6）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的电解电容)
[7）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容，但拆除Q2，换成普通的单个MOSFET电路](#7）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容，但拆除Q2，换成普通的单个MOSFET电路)
[2.1.2 波形总结](#2.1.2 波形总结)
[2.2 噪声原因](#2.2 噪声原因)
[2.2.1 欠阻尼振荡](#2.2.1 欠阻尼振荡)
[2.2.2 换电解电容震荡消失](#2.2.2 换电解电容震荡消失)
[2.2.3 换单个MOSFET震荡消失](#2.2.3 换单个MOSFET震荡消失)
[2.2.4 取消输出电容震荡消失](#2.2.4 取消输出电容震荡消失)
[2.2.5 负载改为100R震荡存在](#2.2.5 负载改为100R震荡存在)
[2.2.6 总结](#2.2.6 总结)
[2.3 噪声消除](#2.3 噪声消除)
[2.3.1 增大阻尼比](#2.3.1 增大阻尼比)
[2.3.2 改善系统结构](#2.3.2 改善系统结构)
[2.4 导通时间精确计算](#2.4 导通时间精确计算)
[2.4.1 导通过程](#2.4.1 导通过程)
[2.4.2 第一步和第二步导通时间](#2.4.2 第一步和第二步导通时间)
[2.4.3 第三步导通时间](#2.4.3 第三步导通时间)
[2.4.4 第四步导通时间](#2.4.4 第四步导通时间)
[2.4.5 整体分析](#2.4.5 整体分析)
[2.5 双栅极共接时间计算](#2.5 双栅极共接时间计算)
[2.6 性能波形](#2.6 性能波形)
[1）Vin = 26 V，RL = 无穷（不接负载），正常启动](#1）Vin = 26 V，RL = 无穷（不接负载），正常启动)
[2）Vin = 26 V，RL = 10R，大负载启动](#2）Vin = 26 V，RL = 10R，大负载启动)
[3）正常工作下（RL = 10R），输入电压下降，触发欠压保护后又恢复](#3）正常工作下（RL = 10R），输入电压下降，触发欠压保护后又恢复)
[4）Vin = 20 V，RL = 4R，大负载导致保护](#4）Vin = 20 V，RL = 4R，大负载导致保护)
[5）Vin = 20 V，正常工作下发生过流事件](#5）Vin = 20 V，正常工作下发生过流事件)
[6）Vin = 20 V，正常工作下发生短路事件](#6）Vin = 20 V，正常工作下发生短路事件)
[2.7 注意电源带载能力](#2.7 注意电源带载能力)
前言
在上文《热插拔控制器 + 外置功率 MOSFET组合电路指南_外置功率mos的控制器如何做限流-CSDN博客》中，我们已经学习了IC控制器加外置单个功率 MOSFET组合电路的设计。本文作为补充，将外置单个功率 MOSFET换成两个栅极共接功率 MOSFET组合，同时介绍TPS2491DGS与TPS48000QDG两款IC控制器，看看整体电路会有哪些不同。
如果你对这方面的设计不太了解，建议先阅读上文再看本文。
一、MOSFET组合设计
首先这里的MOSFET均使用CSD19534Q5A，与上文的CSD18543Q3A同根同源，只是性能参数不同。整体表现为CSD19534Q5A的导通电压、耐压、耐流、等效电容、功率耗散和体积更大一些。组合接法如下：
这么做的目的只有一个，就是防输出倒灌。因为MOSFET均有无可避免的体二极管存在，也就是从栅极到源极天然导通，如果像上文的设计只使用一个MOSFET，假设工作场景是通过电源给电池充电，控制板输入端接电源，输出端接电池。万一此时电源发生故障（掉压或者短路），那么电池中的电流会倒灌回电源，这种倒灌不受控制板影响，如果没有其他限制电路，仅与输入和输出负载有关，那么此时这种不受控的倒灌电流会产生极大的安全隐患。
为了解决这个问题，方法之一就是采用上图的双栅极共接 MOSFET 代替单一MOSFET，这种对称结构不管从那边看体二极管通道都会被阻断，可完全避免输出倒灌现象的发生。
二、IC控制器TPS2491
TPS2491和上文使用的TPS2480非常相似，是德州仪器的两款产品，区别仅仅是TPS2491少了ADC测量功能，其他功能没有变化。
TPS2491的模块版图和外围电路原理图如下所示：
2.1 地弹噪声
在这之前，实验中发现了一个现象，就是板子各处电压在组合MOSFET导通时会产生极大的震荡（更准确的说应该是有强烈的地弹噪声），先来看一下测试波形。
2.1.1 地弹噪声测试波形
下图中各条曲线含义如下：
- 粉红曲线：故障计时电压
- 紫色曲线：输入电流（漏极电流）
- 绿色曲线：输出电压（源极电压）
- 黄色曲线：栅极驱动电压
1）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容。
2）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1uF/50V 的 MLCC 贴片电容。
3）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 和 0.1nF/50V 的 MLCC 贴片电容。
4）Vin = 26 V，RL = 100R，输出端并联 100uF/50V 的 MLCC 贴片电容
5）Vin = 26 V，RL = 无穷（不接负载），输出端不并联电容
6）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的电解电容
7）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的 MLCC 贴片电容，但拆除Q2，换成普通的单个MOSFET电路
2.1.2 波形总结
双栅极对接MOSFET加输出端并联大容值MLCC电容会引发强烈的地弹噪声，此时继续给输出端并联极小容值MLCC电容无济于事。通过拆除大容值MLCC电容、将MLCC电容换成等容值的电解电容和将双栅极对接MOSFET换成单个MOSFET的方式都能消除地弹噪声。
2.2 噪声原因
2.2.1 欠阻尼振荡
根据我的判断，我认为可以对以上现象做出如下解释。
从波形中可以看出，震荡处于米勒平台区域，对VGS而言，起始于 VGS,Miller，此时Vds为最大值26V，终止于Vds约为6V的时刻。 这个区间刚好对应 MOSFET 导通时的恒流工作区，此时最大漏极电流Id为Gm与Vgs的乘积。
可以这么理解，当VGS到达 VGS,Miller时， MOSFET进入恒流工作区，此时输出端因为并联的电容，相当于短路，那么就会有一个大小为Gm与Vgs的乘积的漏极电流Id输出，该电流经过Q2的体二极管到达输出负载电容，该电流的结局就是要么被消耗，要么被储存。
我们知道真实的一个电容等效为理想电容串联理想电阻再串联理想电感，MLCC 的等效电路是 C 串联一个很小的 ESL（等效串联电感，nH 量级）再串一个很小的 ESR（mΩ 量级）。如图：
当这个漏极电流到达负载电容时会给电容和ESL充电，此时表现为输出电压的急剧攀升，当这股能量全部储存在MLCC电容中时，电流消失，此时ESL要防止电流突变，会把储存的能量传入电容中，电容为了防止电压突变又会把能量回传到ESL中，于是构成了一个 RLC 二阶电路。此时阻抗、谐振频率和阻尼比如下：
在经验中一个1210封装的100uF的MLCC电容的ESL可取2nH，ESR取10mR，此时的谐振频率为356KHz，阻尼比为1.1，按这个算已接近临界阻尼。但实际电路中还要算上走线/环路电感（把 L 撑到 5 nH 以上）和偏压下容值下降（X5R 加 6.3 V 偏压后 100 µF 可能只剩 50--60 µF），ζ 会掉到 1 以下，欠阻尼震荡的现象就产生了。
还有第二个机制，是陶瓷特有的压电/电致伸缩效应。X5R、X7R 这类二类陶瓷是铁电材料，电压变化会让瓷体机械形变，反过来机械振动又会产生电荷，形成声学谐振（几十 kHz 到几 MHz，就是电容"啸叫"的来源）。这个回路会跟电路电气谐振耦合，在示波器上也能看到叠加的纹波震荡。
因为ESR很小，每次震荡消耗的能量极其有限，再加上负载开路，能量只能以震荡的形式被ESR消耗，所以这个过程的震荡就体现为剧烈的地弹噪声，所以这个过程测量的所有电压值都是剧烈震荡的。
当Vds到达约为6V时，MOSFET退出恒流区，此时MOSFET接近导通了，这股能量就可以通过MOSFET回流至输入端，从而震荡消失。
2.2.2 换电解电容震荡消失
电解电容的 ESR 比 MLCC 高一个到几个数量级。普通铝电解一般是几十到几百 mΩ，大容量的甚至到 Ω 级；低阻抗型也有 100 mΩ 上下。而 MLCC 的 ESR 只有几到几十 mΩ。
它的 ESL 也比 MLCC 大。铝电解是卷绕结构，还有引线/端子，等效串联电感通常在 10--50 nH 甚至更高，而 MLCC 本体才 1--2 nH。
把数字代进去看。 C = 100 µF、R = 200 mΩ、L = 30 nH，ζ ≈ 6，妥妥的过阻尼。过阻尼回路的电压波形就是一条平滑的、带滞后的上升曲线，最多稍微超一点再缓慢收敛，不会反复振荡。
结构上还有更深一层原因：铝电解是"湿式"结构------阳极是刻蚀过的粗糙铝箔，电解质是导电液体，整个电容内部更像是分布着电阻的损耗性传输线，而不是一个干净的 LC 谐振腔。频率一高，刻蚀箔的表面积效应和电解质电阻让 ESR 进一步上升。
所以换成等容值的电解电容不会产生震荡。
2.2.3 换单个MOSFET震荡消失
单个MOSFET从源极看向漏极，因为体二极管的原因，相当于通路，那么可以把输出电容每次震荡过冲的能量抽走，打破了二阶系统的能量循环，故震荡消失。
2.2.4 取消输出电容震荡消失
取消输出电容，此时不外接负载，那么负载就是绝对的开路，整个过程不会有任何电流流入输出端，并且此时不构成二阶系统，那么自然没有了震荡。
2.2.5 负载改为100R震荡存在
如果给负载变为100R，那么增大的阻尼比为：
此时对震荡没有丝毫的影响，当负载变为2mR的时候，增加的阻尼比约为1，此时没有震荡，但这是不现实的，2mR的负载相当于短路。
从能量上的角度来看，负载泄能极其有限。能量在 C 和 L 之间倒腾的节奏由谐振频率决定，泄放电阻要接在这个量级才抢得过倒腾速度。拿 100 µF、2 nH 算，倒腾周期只有约 2.8 µs，而一个 100 Ω 并联电阻泄完这些能量的时间常数是 3RC ≈ 30 ms------等它放完，能量已经在里面弹了1万个来回。所以它确实是个"出口"，只是窄到几乎堵死的程度。
2.2.6 总结
电容震荡本质
一个充满电，开着两端、没有外接回路的电容，它的等效模型 C--ESR--ESL 是串联的，而串联回路没有闭合，电流无路可走。ESR 和 ESL 根本不起作用，电荷只能通过另一条并联路径------绝缘电阻（漏电阻）------慢慢泄掉。这是直流漏电，单调整指数衰减，不可能震荡。
电解电容的漏电阻比MLCC小得多，一般电解电容的泄漏电流比 MLCC 大好几个数量级，因为它是湿式结构、阳极氧化膜厚有限。拿一只 100 µF 电解充满电放着，电压以分钟级时间常数掉下去是正常的。而 MLCC 的绝缘电阻极高，常见 ≥ 100 MΩ 甚至几十 GΩ·µF，100 µF 对应的漏阻在 GΩ 量级，放电时间常数是小时到天。
当把带电电容两端瞬间短接，出现了闭合的低阻环路，这时 C--ESR--ESL 加上短接导线/开关的电感才构成真正的 RLC 串联回路。这个回路是一个二阶系统。MLCC电容因为极低ESR和ESL的特性使得该二阶系统呈现欠阻尼状态，而电解电容因为较大ESR和ESL的特性使得该二阶系统呈现欠阻尼状态。此时如果外部不加干涉，MLCC 电压快速跌到 0 并在 0 附近来回振（典型自谐振几百 kHz 到几 MHz），电解电容会单调下降到0。注意两个前提：一是这需要一个外部短接（不是"自身结构"凭空发生的），二是震荡频率和阻尼都由整个环路（包括短路路径的电感）决定。
反过来，用电源给电容充电时，因为电源内阻很低，此时相当于电容两端短路相接，整个充电路径也等效成一个 RLC 串联网络，电压源给它一个阶跃，回路就按阻尼比 ζ = R/(2√(L/C)) 决定是"振着到终值"还是"单调到终值"。对于MLCC电容，电压快速冲上终值、然后震荡。电解电容会单调爬升、逼近终值、没有来回。
感想
总的来说，电容充电和放电是一个能量的转移存储和释放的过程，对于电解电容来说，这个能量的转移通道足够宽广，所以能量呈现单调的形式转移；而对于MLCC电容来说，这个能量的转移通道比较狭窄，所以部分能量呈现震荡的形式转移。
整个转移过程中，能量会有所衰减，衰减的能量我们并不在乎，这部分能量对于整个系统来说，忽略不计，需要在乎的是衰减形式。
电解电容以低频单调的形式衰减，安静无噪声；MLCC 电容把能量以高频振荡的形式衰减，产生强大的电磁场，电流在接地回路里来回冲，产生强大 di/dt 地弹和 EMI噪声，这对整个电路来说是灾难性的。
所以我们必须要消除震荡。
2.3 噪声消除
从以上解释可以看出，想要消除震荡，从根本上只有两种方式，第一种是增大二阶系统的阻尼比，使该系统呈现过阻尼状态；第二种就是改善系统本身结构，抑制震荡。
2.3.1 增大阻尼比
从二阶系统的阻尼比公式来看，增大阻尼比有三条路，分别是增大串联电阻、增大电容、减小环路电感。
减小环路电感
这是最有效的办法，整个环路电感主要是走线和过孔贡献的，往往比电容本体 ESL 还大。做法：把去耦电容贴着负载管脚放（间距几毫米以内）、MLCC 下面走线不留空洞、用多个过孔并联打回地平面、用 0402/0603 小封装或低 ESL（X2Y/反端子）型号。这是唯一不加任何损耗就见效的办法，永远优先做。
增大串联电阻
针对"必须串进电流环路"这个前提。对大容量的 MLCC，有效阻尼电阻是毫欧到几十毫欧量级（按 √(L/C) 选），和电容串联在一起。代价是直流压降和损耗，大电流电源轨往往用不了。如果想兼顾高频，就换磁珠------直流阻抗几乎为零，但几百 MHz 以下随频率上升呈阻性，等于只在振铃频率附近"开泄能口"，是电源轨上最常用的做法。
给100uF/50V 的 MLCC 贴片电容串联了一个磁珠，波形如下：
增大电容
并联大电解或聚合物电容。它的高 ESR 和足够低的阻抗确实能阻尼低频环路谐振，也能给高频瞬态提供能量缓冲，但要靠"贴近放置 + 低 ESL 封装"才能让它在 MLCC 振铃频率附近起作用，否则会引入走线电感，效果大幅减弱。
以上优先级总结成一句话：先布线和选型把 L 做小，再按需用磁珠/串阻/增加阻尼，最后才是用大电容垫低频。
2.3.2 改善系统结构
针对这种过冲型振铃。用二极管或开关把每次过冲的能量抽走（比如在输出加肖特基到电源轨），能打断能量循环，但不解决 EMI 频谱，属于"治标"。
2.4 导通时间精确计算
好了，解决了地弹噪声的问题后，回归正轨，上文的《4.6.1 导通时间》已经计算过导通时间了，不过采用的是粗略的计算方案，这是因为上文实验的MOSFET决定了该粗略计算精度很高，但本文不行。我们来精确计算一下。
2.4.1 导通过程
德州仪器有一份专业的应用报告《MOSFET 和 IGBT 栅极驱动器电路的基本原理》指出了MOSFET在IC控制器的详细导通过程，内容如下：
MOSFET 晶体管的开通动作可分为如 图 4 中所示的 4 个阶段。
第一步，器件的输入电容从 0V 充电至 V TH 。在此期间，大部分栅极电流用于对 C GS 电容器充电。少量电流
也会流经 C GD 电容器。随着栅极端子电压升高， C GD 电容器的电压将略有下降。这个期间称为开通延时，因
为器件的漏极电流和漏极电压保持不变。
栅极充电至阈值电平后， MOSFET 就能载流了。在第二个阶段中，栅极电平从 V TH 升高到米勒平坦电平
V GS,Miller 。当电流与栅极电压成正比时，这是器件的线性工作区。在栅极侧，就像在第一阶段中那样，电流流
入 C GS 和 C GD 电容器中，并且 V GS 电压升高。在器件的输出端，漏极电流升高，同时漏源电压保持之前的
电平 (V DS,off ) 。可以通过查看 图 3 中的原理图来了解。在所有电流传输到 MOSFET 中并且二极管完全关断
能够阻止其 PN 结上的反向电压之前，漏极电压必须保持输出电压电平。
进入开通过程第三阶段后，栅极已充电至足够电压 (V GS,Miller ) ，可以承载完整的负载电流且整流器二极管关
断。此时，允许漏极电压下降。当器件上的漏极电压下降时，栅源极电压保持稳定。这就是栅极电压波形中
的米勒平坦区域。驱动器提供的所有栅极电流都被转移，从而对 C GD 电容器充电，以便在漏源极端子上实现
快速的电压变化。现在，器件的漏极电流受到外部电路（这是直流电流源）的限制，因此保持恒定。
开通过程的最后一步是通过施加更高的栅极驱动电压，充分增强 MOSFET 的导通通道。 V GS 的最终幅值决
定了开通期间器件的最终导通电阻。所以，在第四阶段中， V GS 从 V GS,Miller 上升至最终值 V DRV 。这通过对
C GS 和 C GD 电容器充电来实现，因此现在栅极电流在两个组件之间分流。当这些电容器充电时，漏极电流仍
然保持恒定，而由于器件的导通电阻下降，漏源电压略有下降。
其中MOSFET的模式如下，这是 MOSFET 的开关模型。此模型显示了影响开关性能的最重要的寄生器件。模型中电容和手册电容关系如有公式：
其中MOSFET的模式如下，这是 MOSFET 的开关模型。此模型显示了影响开关性能的最重要的寄生器件。模型中电容和手册电容关系如下公式：
2.4.2 第一步和第二步导通时间
想要计算详细的导通时间需要把这四步的时间都计算好再相加。其中第一步和第二步的时间占比偏小且这两步的计算参数唯一区别就是第一步不需要加入电容Cgd，刚好Cgd相比Cgs小两个数量级，所以可以直接统一计算。那么第一步和第二步的综合计算如下：
外部IC控制器对电容Cgs+Cgd（也就是对Ciss）和外接电容充电，这些电容都从0V抬升至米勒平坦电平 VGS,Miller，VGS,Miller可通过以下两种方式估计。
找到MOSFET的数据手册的典型栅极电荷曲线（Qg - Vgs），曲线斜率最低处的VGS大致约为VGS,Miller，如CSD18543Q3A的电荷曲线（Qg - Vgs）如图，可估计VGS,Miller约为3.8V，这个曲线图还与最大漏源电压和最大漏极电流有关，计算时直接用手册的粗略估计即可，影响不大。
那么依靠电容恒流充电公式可得时间为：
2.4.3 第三步导通时间
从报告中可以看出，第三步处于米勒平台区域，Vgs不变化，也就是不给Cgs充电，该过程中源极电压Vs从0V抬升至漏极电压Vd，栅极电压从VGS,Miller抬升至漏极电压Vd加VGS,Miller。也就是整个过程中外部IC控制器对电容Cgd（也就是对Crss）和外接电容充电，这些电容都抬升了漏极电压Vd，可得时间为：
2.4.4 第四步导通时间
从报告中可以看出，最后一步下栅极电压Vs从漏极电压Vd加VGS,Miller抬升至最终稳定导通栅极电压，栅极电压不变。最终稳定导通栅极电压从IC控制器手册可以看出为漏极电压Vd加14V，也就是38V。
也就是最后一步下外部IC控制器对电容Cgs+Cgd（也就是对Ciss）和外接电容充电，这些电容都抬升了（14 - VGS,Miller = 10.2V）可得时间为：
2.4.5 整体分析
从上面计算知整个导通时间为 1.6 + 9 +4.2 = 14.8ms，与粗略计算15.7ms相差不大。这个时间会发现上文的粗略计算公式就是给第三步导通时间计算时也算上Vgs。所以一般粗略计算结构偏大。
另外还可以看出，第一步、第二步和第四步的电压上升斜率相同，都为2.44V/ms，第三步斜率为2.67V/ms。正是因为 MOSFET 的 Ciss 相对外部电容8.2nF较小，所以斜率接近，故粗略计算影响不大，实际波形图也近似一条直线。
2.5 双栅极共接时间计算
现在回到本文的双栅极共接 MOSFET设计，来计算一下该设计的导通时间和启动时间。先画出这种组合设计的模型图如下：
从TPS2491的模块版图和外围电路原理图来看，栅极充电电流为22uA，外部电容为2.7nF。
第一步和第二步下，外部IC控制器对电容Cgs1+Cgd1+Cgs2+Cgd2（也就是对Ciss1+Ciss2）和外接电容充电，这些电容都从0V抬升至米勒平坦电平 VGS,Miller（按栅极电荷曲线估计为4.5V），计算时间为：
在第三步下，处于米勒平台区域，Vgs不变化，Cgs1和Cgs2无需充电，该过程中源极电压Vs从0V抬升至漏极电压Vd，MOS2的漏极和源极导通，与源极同步变化，也就是Cgd2电压不变，栅极电压从VGS,Miller抬升至漏极电压Vd加VGS,Miller。也就是整个过程中外部IC控制器只对电容Cgd1（也就是对Crss1）和外接电容充电，这些电容都抬升了漏极电压Vd，可得时间为：
第四步下，栅极电压Vs从漏极电压Vd加VGS,Miller抬升至最终稳定导通栅极电压，源极和漏极电压不变。最终稳定导通栅极电压从IC控制器手册可以看出为漏极电压Vd加14V，也就是40V。也就是第四步外部IC控制器对电容Cgs1+Cgd1+Cgs2+Cgd2（也就是对Ciss1+Ciss2）和外接电容充电，这些电容都抬升了（14 - VGS,Miller = 9.5V）可得时间为：
整体来看，导通时间为1.1 + 3.2 + 2.3 = 6.6ms，三个导通阶段的斜率分别为4.1，8.1，4.1。启动时间就是米勒平台时间，也就是3.2ms，其他时间和参数的计算和上文一致，这里就不赘述了。
2.6 性能波形
下图中各条曲线含义如下：
- 粉红曲线：故障计时电压
- 紫色曲线：输入电流（漏极电流）
- 绿色曲线：输出电压（源极电压）
- 黄色曲线：栅极驱动电压
在源极和栅极电压抬升前有一个极短的脉冲电流，这是开机时，开发板上所有电容的瞬间充电电流导致的，可忽略，不属于该工程数据。
1）Vin = 26 V，RL = 无穷（不接负载），正常启动
当输入电压 Vin 为 26 V、不接负载电阻时，启动时序如图所示。
可以看出，导通时间三个阶段分别为1ms、3.1ms、2.9ms，总共7ms。这里理论值6.6ms非常接近，代表理论正确；启动时间约为3.1ms也没问题，源极和栅极电压都线性抬升，整个实际表现都非常接近理论计算值。
启动电流的这个波峰这里解释一下
启动电流近似为3个阶段
- 阶段一: 0--0.2ms，电流 0→0.8A，平均约 0.4A，Q₁ ≈ 0.08mC，电压到 4V。
- 阶段二: 0.2--1.0ms，电流 0.8→0.2A，平均约 0.5A，Q₂ ≈ 0.4mC，电压 4→10V。
- 阶段三: 1.0--3.4ms，电流 0.2A 缓慢降到 0，平均约 0.1A，Q₃ ≈ 0.24mC，电压 10→26V。
总电荷 Q ≈ 0.72mC，对应 26V 时的有效容值 Q/V ≈ 28µF，只有标称 100µF 的 28%。对比上面电解波形：
2.1.1
6）Vin = 26 V，RL = 无穷（不接负载），输出端并联 100uF/50V 的电解电容
0.8A 平推 3.4ms，Q = 2.6mC，恰好等于 100µF × 26V，教科书级的恒流充电。所以两个电容名义上都是 100µF，实际装下的电荷差了 3.6 倍，此时MLCC的有效容值就是 C = Q/V = 0.72mC / 26V ≈ 28µF。这是标称 100µF 的 28%。造成这个的原因我觉得主要是X5R 容值随偏压塌陷：
这类陶瓷电容低压段容值大、电压上升需要大电流，高压段容值小、只需要很小的电流就能升高电压，这也解释了MLCC电容的充电电流是一个波峰，且上升时间远小于下降时间。
当开始充电时MLCC电容还是标称值100uF，可计算此时充电电流为0.8A，对应阶段一；此时容值随偏压塌陷，电流迅速下降，对应阶段二；因为电压上升被控制为线性，所以后面电流随着偏压塌陷的程度下降，对应阶段三。
另外我的工作电压为26V，1210 封装的 100µF 陶瓷电容，市面常见额定电压就是 4V、6.3V、10V、16V 这几档。这是我的一个设计缺陷，负载电容承受了过电压，陶瓷电容的击穿电压通常是额定电压的 1.5~2.5 倍，所以过压不一定会当场炸。但代价是介质内部承受远超设计的电场：瓷体微裂纹、绝缘电阻不可逆地退化、漏电流上升，同样有可能加剧容值随偏压塌陷的程度。
而电解电容在偏压下容值几乎不掉（掉 5~20%），所以整个过程可以始终按 100µF 来算，自然充电电流保持不变。
2）Vin = 26 V，RL = 10R，大负载启动
当 Vin 为 26 V、负载电阻为 10 Ω 时，启动时序如图所示。
可以看出各波形也是正常的，符合理论值，漏极电流为输出电容的充电电流加上负载电流。
3）正常工作下（RL = 10R），输入电压下降，触发欠压保护后又恢复
第一张是保护瞬间时序图，可以看到栅极电压和漏极电流快速关断，输出电压因为有输出电容的缘故，关断时间较长；第二张是电压恢复后，自动启动时序图，可以看出和正常启动时序图一致。
注意：因为使用MLCC电容是错误的，所以替换成100uF的电解电容；同时因为我的电源最大输出功耗为105W，所以我把R13换成了100K，这样可以在低压下测试过流事件时避免欠压保护的干扰，以下测试波形均在新条件下得到
4）Vin = 20 V，RL = 4R，大负载导致保护
当 Vin 为 20 V、负载电阻减小到 4 Ω 时，第一张是启动瞬间时序图，第二张是一次重试时序图，第三张是16个周期重试启动时序图。
从第一张图来看，因为限定功耗为50W，整个启动过程中没有达到过功耗保护，成功启动后，20V电压在4R的负载下会产生5A的电流，达到电流阈值，所以成功启动后立马触发过流保护。此时故障计时电容开始充电，门控放大器停止对GATE的上拉，因为电容的漏电流，所以栅极电压有所下降。当故障计时电容充电到4V时，会以2mA的下拉电流瞬间关断MOSFET，从而电压和电流瞬间为0。
每次定时启动时的波形一致，且在第16个周期处立即启动
5）Vin = 20 V，正常工作下发生过流事件
第一张图是过流瞬间时序图，第二张图是一次重试时序图
随着负载的下降，电流逐渐上升，当达到阈值5A时，立马触发过流保护。此时故障计时电容开始充电，门控放大器停止对GATE的上拉，因为电容的漏电流，所以栅极电压有所下降。当故障计时电容充电到4V时，会以2mA的下拉电流瞬间关断MOSFET，从而电压和电流瞬间为0。重试波形一致
6）Vin = 20 V，正常工作下发生短路事件
一旦短路，输出电压立马下降为0，此时IC控制器内部的稳压二极管导通，栅极电压也跟随下降，最终稳定在4V；电流在短路时瞬间上升，当栅极电压稳定在4V时，此时MOSFET工作在恒流区，输出的漏极电流由栅极电压和低频跨导的乘积决定，稳定在2.2A，当故障计时电容充电到4V时彻底关断。
2.7 注意电源带载能力
在实际应用中，这是一个容易忽略的问题，大家都把电源默认为无限的恒压源。实际的电源带载能力有限，我测试使用的电源是一个最大电压50V，最大电流20A，最大功耗105W的数字电源。
假设我的欠压保护是21V，额定工作电压是26V，电流保护阈值为5A，实际工作中触发过流保护事件。
当以26V电压工作时，电源输出电流为4A，此时达到电源最大负荷，正常工作；当负载开始减小，电流增大，超过电源的带载能力，从而电压开始下降，当电流触发阈值达到5A时，电压下降到21V，同样触发欠压保护。
实际中会是如下过程：
当负载下降时，电流上升，电压下降；
当电流达到阈值，故障定时电容开始充电，同时电压也触发欠压保护，立马关断MOSFET；
MOSFET一关断，电流迅速下降，电源负荷得到缓解，电压又上升到26V，此时退出欠压保护，立马又导通MOSFET。接着就重复这个过程
整个过程就是欠压和过流不断交替保护，此时MOSFET从过流的16个周期重试一次变成了极短时间的不断重试，每次重试都会累积热量。以前有故障定时电容的16个周期来关闭散热，现在缺少这个散热，MOSFET温度短时间内累积迅速升高，从而烧坏。下面是这种双重保护的波形图
实际中一定要避免这个事件发生，虽然欠压上行和下行保护约有2V的间隙，但电源超负荷的电压波动远超2V。在实际设计中，电源带载能力起码要达到额定电压下的保护电流，如果电源带载能力有限，但器件本身对电压不敏感，对电流敏感，那么把欠压值设定低于2倍保护电流下的电源输出电压下才保险。
三、IC控制器TPS48000
等待后续
总结
等待后续