验证是什么
先搞清楚：为什么芯片必须验证，验证工程师到底在做什么。
学完你应能
- 区分验证、测试与调试
- 说清预硅验证要回答的三个问题
- 画出验证闭环：规格 → 激励 → 检查 → 覆盖率
集成电路（IC）验证，是在流片之前证明「这颗芯片会按规格工作」。设计把 RTL 写出来，验证要系统性地找错：功能不对、协议违例、边界条件漏掉、复位后状态非法。一次先进工艺流片动辄数百万美元，验证不是锦上添花，而是项目能否按时、按成本交付的主路径。
记住这句话
设计回答「怎么实现」，验证回答「凭什么相信它是对的」。信任来自可重复的刺激、独立的检查、以及可量化的覆盖率，而不是「我仿真过了」。
验证、测试、调试，不要混
| 活动 | 发生时机 | 对象 | 目标 |
|---|---|---|---|
| 验证 (Verification) | 流片前，主要在仿真/形式 | RTL / 网表 / 模型 | 证明实现符合规格 |
| 测试 (Test) | 流片后，ATE / 板级 | 真实硅片 | 筛出制造缺陷、表征良率 |
| 调试 (Debug) | 贯穿全程 | 波形、日志、覆盖率洞 | 定位失败根因并修复 |
验证工程师写的是 testbench（验证环境），不是给晶圆厂的 scan pattern。后硅测试很重要，但那是另一条学科：DFT、ATPG、良率。本课程聚焦预硅功能验证。
验证要回答的三个问题
- 刺激够不够？------有没有把规格里的场景、非法输入、并发组合真正打到 DUT 上。
- 对错怎么判？------不能只看波形「好像对」。要有独立检查器：断言、记分板、参考模型。
- 何时可以停？------覆盖率、回归绿、已知问题关闭，构成签核（sign-off）证据，而不是感觉。
验证闭环
规格 / vplan
激励 DUT
检查对错
覆盖率闭合
洞 → 补激励或补检查 → 再跑。签核发生在闭环稳定之后。
为什么定向用例不够
早期模块可以用手写 directed test：复位、写寄存器、读回、发一笔传输。芯片规模上来后，状态空间是指数级的：FIFO 深度 × 突发长度 × 乱序窗口 × 时钟比 × 复位时机。人写不完所有组合。于是行业转向覆盖率驱动的约束随机验证（CRV）：用约束描述「合法激励空间」，用随机探索空间，用功能覆盖率度量「哪些还没碰到」。
定向用例仍然有用
复位、上电、已知 errata、客户投诉场景，仍然要写成稳定的定向测试，放进回归。随机负责广度，定向负责关键路径的确定性。
验证在项目里占多少
业界经验数字：SoC 项目里验证人力常占 50%--70%。模块级先把接口协议打穿，子系统级打通数据通路与中断，芯片级再跑启动、DMA、多核一致性。每一层都有自己的环境、覆盖率和签核标准。后面章节会按这个分层展开。
- 模块级（block）：协议正确、寄存器、边界、异常。
- 子系统级（subsystem）：多模块协作、时钟域交叉、性能瓶颈。
- 芯片级（SoC）：启动、软件可见场景、真实流量。
- 系统级：和软件/FPGA/仿真加速器一起，接近产品用法。
常见误区
「仿真通过了」不等于「验证完成了」。没有检查器的仿真只是在花钱产生波形。没有覆盖率的随机只是在重复同一条老路。
读完了？记下进度，去做测验。
进度只存在你的浏览器里。