目录
[1. Mipi M PHY概述](#1. Mipi M PHY概述)
[1.1. Mipi M PHY简介](#1.1. Mipi M PHY简介)
[1.2. Mipi M PHY核心特点](#1.2. Mipi M PHY核心特点)
[2. Mipi M PHY信号特征](#2. Mipi M PHY信号特征)
[3. Mipi M PHY工作模式](#3. Mipi M PHY工作模式)
[3.1. Mipi M PHY HS‑BURST 高速突发模式](#3.1. Mipi M PHY HS‑BURST 高速突发模式)
[3.2. LS 低速模式（Low‑Speed）](#3.2. LS 低速模式（Low‑Speed）)
[3.2.1. Type‑I（PWM，UFS 必选）](#3.2.1. Type‑I（PWM，UFS 必选）)
[3.2.2. Type‑II（SYS‑NRZ）](#3.2.2. Type‑II（SYS‑NRZ）)
[4. Mipi M PHY 状态机及突发传输](#4. Mipi M PHY 状态机及突发传输)
1. Mipi M PHY概述
1.1. Mipi M PHY简介
MIPI M‑PHY 是 MIPI 联盟定义的高性能、高能效串行物理层（PHY）接口 ，采用嵌入式时钟差分信号，面向移动、车载、IoT 等设备，用于芯片‑芯片间短距离高速互联。2011 年发布，最新版本 v6.0，主打高带宽、精细功耗管理、可扩展速率，是 UFS 存储、CSI‑3、DSI‑2、M‑PCIe 的底层物理载体。
MIPI M-PHY是一种高性能、高能效的串行物理层接口技术，专门为移动和移动驱动设备（如智能手机、平板电脑、汽车、物联网设备等）内部芯片之间的高速数据传输而设计。
您可以把它想象成设备内部各个"器官"（如摄像头、显示屏、存储器）与"大脑"（应用处理器）之间的一条超级高速公路，这条公路不仅车道多、车速快，还非常智能，能根据车流量自动调节路灯（功耗），没车的时候甚至能关闭部分路段进入"睡眠"以极致省电。
车载信息娱乐系统、导航系统是高性能车载存储的主要驱动力。智能化网联汽车每秒可产生超过 1GB 的数据量，如果全部数据都上传云端再回传，传输效率低下。因此，车载边缘存储与边缘计算子系统成为解决高速数据处理的关键。当车辆从 ADAS 逐步演进至半自动驾驶、完全自动驾驶，尤其是行车过程中加载高清城市地图时，车载本地存储的重要性会进一步凸显。
1.2. Mipi M PHY核心特点
UFS 主机与 UFS 存储设备依靠M‑PHY 物理层接口完成互联。M‑PHY 为差分信号接口，支持多档速率配置，最多支持 4 条 Lane 通道；UFS 典型架构下，M‑PHY 无需独立参考时钟与复位信号。 UFS 3.0 工作在 M‑PHY Gear4 档位，单 Lane 速率 11.6 Gbps，双向合计可达 23.2 Gbps，最大支持 2 条 Lane。
UniPro 是承载 UFS 的上层传输协议。UniPro v1.8 拥有非常适配汽车场景的能力：可持续监控前向、反向链路的符号误码率以及接收端工作状态，支持对通信链路做动态重训练。当环境条件发生变化时，可自动更新链路配置，保证高速传输下依旧维持可靠链路与服务质量 QoS。该特性对车载至关重要 ------ 车载系统长期面对剧烈、甚至极端的温度环境扰动。
| 核心特点 | 设计目标说明 |
|---|---|
| 高带宽 High Bandwidth | 支持数百 Mbps～数十 Gbps 传输速率，满足 UFS 高速存储、超高分辨率摄像头、高刷新率显示屏等高吞吐业务需求 |
| 低功耗 Low Power | M‑PHY 核心设计；具备细粒度功耗状态管理，可进入 HIBERN8 微瓦级深度休眠，降低待机功耗，延长设备电池续航 |
| 高能效 Power Efficiency | 提升单位功耗下的数据传输比特量；空闲状态省电，数据传输阶段依靠编码与信号技术降低工作能耗 |
| 可扩展性与灵活性 Scalability & Flexibility | 基于 Gear（档位）+Rate 速率体系，提供多组性能‑功耗配置，方便系统在带宽、功耗、延时之间做折中选型 |
| 可靠性 Reliability | 集成错误检测与链路恢复机制，提升复杂电磁环境下的抗干扰能力，保障芯片间数据传输完整可靠 |
2. Mipi M PHY信号特征
M‑PHY 将 Lane（通道） 定义为单向物理传输通道，一条 Lane 由发送模块 M‑TX、接收模块 M‑RX，以及互连走线 LINE 构成，在 LINE 上传输差分电气信号。
若干个 M‑TX 模块或者 M‑RX 模块组合，构成 M‑PHY 的接口端口 M‑PORT。
一条 M‑PHY 链路 LINK，由不同传输方向的子链路 SUB‑LINK，以及对应的 Lane 管理功能共同组成；所有传输方向相同的多条 Lane 聚合构成一条 SUB‑LINK。
| 术语 | 说明 |
|---|---|
| Lane | 单向物理通道；M‑TX + M‑RX + LINE；传输差分电气信号 |
| M‑PORT | 多个 M‑TX 或多个 M‑RX 集合，组成物理端口 |
| SUB‑LINK | 同向多条 Lane 聚合形成子链路 |
| LINK | 完整 M‑PHY 链路，包含双向 SUB‑LINK 及 Lane 管理；收发 Lane 数量可不相等 |
M‑PHY 为点对点、单向 Lane 差分信号，DP/DN 差分对传输；嵌入式时钟，无独立时钟线。
接收端依靠 CDR 时钟数据恢复提取时钟，直流耦合，不支持交流耦合电容。 一条 Lane 包含 M‑TX 发送、M‑RX 接收、LINE 差分走线；支持收发方向 Lane 数量非对称；传输为Burst 突发传输，不是连续数据流。
3. Mipi M PHY工作模式
M-PHY 中的每个模组支持的多种以 GEAR 命名的速率，考虑到 EMI 的问题，每个 GEAR 包含了两个速率； GEAR 的速率会相对与上一个 GEAR 翻倍，并向下兼 容所有 GEAR 的速率。如下表所示：
3.1. Mipi M PHY HS‑BURST 高速突发模式
HS‑BURST 是 HS‑MODE 的数据传输状态；HS‑MODE 包含两个子状态：HS‑BURST（高速突发传输） + STALL（高速模式省电 SAVE 状态）。
数据以突发 Burst 形式传输：只在发包时打开高速电路，Burst 结束立刻进入 STALL 浅休眠，兼顾高带宽与能效，UFS 存储业务主要工作在此模式。
电气信号特征：
| 分类 | 项目 | 说明 |
|---|---|---|
| 电气特性 | 信号类型 | 差分 NRZ 信号，点对点单向 Lane |
| 电气特性 | 耦合方式 | 直流耦合，禁止增加 AC 隔直电容 |
| 电气特性 | 输出摆幅 | SA（小摆幅）、LA（大摆幅）两种模式可选 |
| 电气特性 | 接收端接 | HS‑BURST 期间开启 RT 片内端接；STALL/LS/HIBERN8 为 NT 高阻关闭端接 |
| 编码特性 | 编码方案 | 8b/10b 编码，实现直流平衡，支持控制字符与误码检测 |
| 时钟特征 | 时钟架构 | 嵌入式带内时钟，无独立随路时钟线 |
| 时钟特征 | 时钟恢复 | 接收端 CDR 从业务数据流恢复时钟 |
| 时钟特征 | 参考时钟 | UFS 典型场景可不配置外部参考时钟与复位信号 |
| 时钟特征 | 时钟关系 | 收发两端可使用各自独立本地时钟（准同步 plesiochronous） |
| 速率体系 | 速率档位 | HS‑Gear1～HS‑Gear5；每个 Gear 包含 Rate‑A、Rate‑B 两套速率，用于 EMI 优化 |
| 速率体系 | 典型实例 | UFS3.0：Gear4，单 Lane 速率 11.6 Gbps |
3.2. LS 低速模式（Low‑Speed）
LS‑MODE 是 M‑PHY链路控制、状态协商的基础模式，不用于大流量业务数据传输；主要完成链路初始化、Gear 速率协商、模式切换命令、休眠唤醒控制。UFS 应用使用Type‑I(PWM)，Type‑II (SYS‑NRZ) 多用于 DigRF 射频接口Mixel Inc。
LS‑MODE 内部：PWM‑BURST/SYS‑BURST（低速突发传输） + SLEEP（低速省电状态）。
电气信号特征：
| 分类 | 项目 | 说明 |
|---|---|---|
| 电气特性 | 信号类型 | 差分信号，摆幅远小于 HS 模式 |
| 电气特性 | 端接 | LS 工作时关闭 HS 片内 RT 端接，NT 高阻，降低功耗 |
| 电气特性 | 耦合 | 直流耦合 |
| 编码特征 | Type‑I PWM | 占空比调制；FIXED‑RATIO / FIXED‑MINOR 两种 PWM 格式，无 8b/10b 编码 |
| 编码特征 | Type‑II SYS‑NRZ | 传统 NRZ 编码，依赖外部共享时钟 |
| 时钟特征 | Type‑I PWM | 时钟嵌入 PWM 波形，不需要 CDR/PLL，收发端可使用独立本地时钟 |
| 时钟特征 | Type‑II SYS‑NRZ | 依赖外部共享系统参考时钟 |
| 速率 | PWM‑Gear | G0 (10Kbps)、G1 (3‑9Mbps，强制)~G7；UFS 仅使用 PWM‑G1 |
3.2.1. Type‑I（PWM，UFS 必选）
- 信令：PWM 脉宽调制，占空比表示 0/1；时钟嵌入数据流，无需共享参考时钟，收发独立本地时钟
- 速率：PWM‑G0~G7；强制 PWM‑G1 (3‑9Mbps)；G0 最低 10Kbps，G7 最高 576Mbps
- 状态：SLEEP ↔ PWM‑BURST；特有 LINE‑CFG 线路配置状态
- 作用：链路训练、HS‑Gear 协商、模式切换、HIBERN8 休眠控制
| 项目 | Type‑I PWM（UFS 必选） |
|---|---|
| 信令方式 | PWM 脉宽调制，差分占空比表示 0/1 |
| 时钟特点 | 时钟嵌入数据流，无需共享参考时钟，收发使用独立本地时钟 |
| 速率档位 | PWM‑G0～PWM‑G7；强制 PWM‑G1 (3‑9 Mbps)；G0 最低 10 Kbps，G7 最高 576 Mbps |
| 工作状态 | SLEEP、PWM‑BURST；独有 LINE‑CFG 线路配置状态 |
| 主要用途 | UFS/UniPro：链路训练、HS‑Gear 协商、模式切换、HIBERN8 进入 / 退出控制 |
3.2.2. Type‑II（SYS‑NRZ）
-
信令：同步 NRZ 信令，收发两端必须共用同一套外部参考时钟（源同步机制）。
-
用途：主要用于 DigRF v4 射频‑基带芯片互联场景；UFS 不使用该模式。
Type‑I PWM vs Type‑II SYS‑NRZ对比：
| 项目 | Type‑I PWM（UFS 必选） | Type‑II SYS‑NRZ |
|---|---|---|
| 信令 | PWM 脉宽调制 | 同步 NRZ |
| 时钟要求 | 时钟嵌入数据流，无需共享参考时钟，收发可独立本地时钟 | 收发必须共用同一外部参考时钟（源同步） |
| 速率范围 | PWM‑G0~G7，10 Kbps～576 Mbps | 跟随外部系统参考时钟 |
| 特有状态 | SLEEP、PWM‑BURST、LINE‑CFG | 无 LINE‑CFG |
| 典型应用 | UFS / UniPro，链路训练、休眠控制 | DigRF v4 射频基带互联 |
| UFS 是否使用 | 必选 | 不使用 |
4. Mipi M PHY 状态机及突发传输
M‑PHY 的低速模式分为 Type‑I、Type‑II 两类，因此状态机存在差异，但整体都划分为两大工作模式：HS‑MODE（高速模式）与LS‑MODE（低速模式）。 每种模式内部均包含BURST 突发数据传输状态，以及对应模式专属的省电 SAVE 状态：
-
HS‑MODE 的省电状态：STALL
-
LS‑MODE 的省电状态：SLEEP
| 工作模式 | 传输状态 | 省电 SAVE 状态 | 说明 |
|---|---|---|---|
| HS‑MODE | HS‑BURST | STALL | 高速业务传输；STALL 保留高速偏置，唤醒快 |
| LS‑MODE(Type‑I) | PWM‑BURST | SLEEP | PWM 控制突发；UFS 使用；关闭高速电路 |
| LS‑MODE(Type‑II) | SYS‑BURST | SLEEP | 同步 NRZ 突发；DigRF 使用；UFS 不使用 |
重点来看一个 HS 的数据突发传输如下图所示，包含了传输 DIF-N 的省电状态，然后在 HS-PREPARE 状态发出 DIF-P，然后进入 SYNC 状态进行时钟 / 比特同步，之后通过 MK0 进行符号同步并开始数据传输，在结束传输后，一系列的 0 比特或者 1 比特作为"TAIL-OF-BURST"传输，回到 STALL 的省电模式：
在 HS-G4 以及 HS-G5 中，假如 M-RX 支持 ADAPT 状态，那么 PREPARE 状态后也可以单独执行，来初始化 HS-BURST 的进入。ADAPT 也是从 MK0 开始，但后面跟随的不是数据，而是 8b10b 编码的 PRBS9 码型，由 M-TX 产生，重复周期为 650 比特来帮助 M-RX 对信道状态进行自适应均衡，之后与 HS-BURST 类似，以 TAIL-OF-BURST 结束，如下图所示：
TAIL-OF-BURST 打破了 8b10b 的编码状态，使得传输进入到省电状态，TAIL-OF-BURST 的持续时间不小于下图所示：
