目录
- [1 课程背景](#1 课程背景)
-
- 什么是FPGA图像ISP？
-
- FPGA图像ISP的核心构成
- FPGA图像ISP的核心优势
- [对比：FPGA vs ASIC/CPU方案](#对比：FPGA vs ASIC/CPU方案)
- 典型应用场景
- 总结
- FPGA图像ISP就业前景
- [2 本FPGA ISP图像处理培训优势亮点](#2 本FPGA ISP图像处理培训优势亮点)
- 3、本FPGA图像处理培训内容介绍
-
- ISP图像处理总体流程构成
- 图像ISP培训教程：第1课，图像ISP培训课程概述
- [图像ISP培训教程：第2课，IMX214 Sensor数据手册解读](#图像ISP培训教程：第2课，IMX214 Sensor数据手册解读)
- [图像ISP培训教程：第3课，MIPI CSI-2 Receiver Subsystem使用](#图像ISP培训教程：第3课，MIPI CSI-2 Receiver Subsystem使用)
- 图像ISP培训教程：第4课，VFB时序恢复
- 图像ISP培训教程：第5课，HDMI2.0视频输出架构搭建
- 图像ISP培训教程：第6课，IMX214输出RAW10原图
- 图像ISP培训教程：第7课，blc黑电平矫正处理
- 图像ISP培训教程：第8课，awb自动白平衡处理
- 图像ISP培训教程：第9课，gamma伽马校正处理
- 图像ISP培训教程：第10课，Bayer转RGB处理
- 图像ISP培训教程：第11课，CCM颜色矫正处理
- 图像ISP培训教程：第12课，完整的ISP图像处理全流程讲解
- 视频教程介绍+免费试看
- 4、本实现ISP图像处理培训教程资料清单
- 6、FPGA图像处理培训资料获取
FPGA纯verilog代码ISP图像处理培训教程，基于IMX214，提供工程源码+视频教程+FPGA开发板
试看视频：
视频教程第12课-完整ISP图像处理讲解
1 课程背景
什么是FPGA图像ISP？
FPGA图像ISP（Image Signal Processor）指基于现场可编程门阵列（FPGA）硬件平台实现的图像信号处理器，主要用于对图像传感器（如CMOS/CCD）输出的原始数据（如Bayer格式）进行实时处理，生成高质量、可识别的数字图像。其核心在于结合硬件并行性与可编程性，满足高实时性、低延时的图像处理需求。以下从定义、技术构成、优势三方面详细解析：
FPGA图像ISP的核心构成
基础处理流程
ISP的核心任务是将传感器原始数据转化为可视图像，流程包含以下关键模块：
黑电平校正（BLC）：消除传感器暗电流噪声
自动白平衡（AWB）：根据环境光调整色温，确保白色物体真实还原
去马赛克（Demosaic）：将Bayer格式的单通道数据插值为全彩RGB图像（核心算法）
颜色矫正矩阵（CCM）：修正颜色偏差，匹配人眼感知
Gamma矫正：优化亮度非线性响应，提升对比度
边沿增强（EE）与降噪：锐化细节并抑制噪声
3A算法：自动对焦（AF）、自动曝光（AE）、自动白平衡（AWB）的动态控制
FPGA实现的特殊技术环节
区别于通用处理器或ASIC方案，FPGA需额外解决以下问题：
传感器接口适配：支持MIPI、LVDS等接口接入，处理全局快门/卷帘快门的差异数据
实时架构设计：传统行缓存架构易导致高延时，现代方案采用AXI-Stream等高速总线，消除消隐区浪费，提升带宽利用率至90%以上
软硬件协同：在FPGA内嵌软核（如ARM Cortex-M）实现3A算法动态调参，避免外挂单片机导致的延迟瓶颈
FPGA图像ISP的核心优势
FPGA方案在特定场景中具备不可替代性，优势如下：
对比：FPGA vs ASIC/CPU方案
FPGA在特定领域具备显著优势，但需权衡适用场景：
典型应用场景
FPGA图像ISP的核心价值体现在以下高要求领域：
医疗影像
内窥镜/手术机器人：依赖微秒级延时确保操作实时性（如米联客方案用于4K荧光内窥镜）
低光照增强：融合近红外数据提升暗场细节（Spectral Edge方案支持RGB-IR四通道处理）
自动驾驶与机器人
传感器融合：同时处理多路摄像头+雷达数据，低延时反馈控制
HDR重构：应对强逆光场景，保留高动态范围细节
工业视觉
高速缺陷检测（如半导体晶圆）：300MHz频率支持μm级精度实时分析
红外-可见光双谱分析：FPGA灵活架构支持多光谱融合（如电力设备热斑检测）
总结
FPGA图像ISP是硬件加速的图像处理引擎，本质是通过可编程逻辑实现低延时、高定制的ISP流水线。其技术核心在于并行架构设计、传感器接口优化及软硬件协同调参。在实时性要求严苛（如医疗、自动驾驶）、场景多变（如多光谱融合）、或需长周期稳定供应（工业设备）的领域，FPGA方案具备显著优势，成为ASIC与CPU方案的重要补充。随着红外与可见光融合、8K视频处理等需求爆发，FPGA-ISP在边缘智能设备中的渗透率将持续提升
FPGA图像ISP就业前景
FPGA图像ISP岗位核心分析
行业现状与前景
现状：
技术壁垒高：ISP涉及复杂的图像处理流程（如3A算法、HDR、去噪、Demosaic等），需兼顾硬件实现与算法优化，调试周期长且模块间相互影响。
需求领域扩展：传统应用于医疗内窥镜、工业相机，现向智能汽车（自动驾驶传感器）、AI视觉（RGB-IR成像）延伸。
人才稀缺性：资深架构师年薪可达80万+，但资深岗位多要求硕士学历或项目经验。
前景：
自动驾驶驱动：IEEE P2020工作组推动汽车ISP标准制定，催生新岗位需求。
国产替代加速：医疗与工业领域（如鑫图光电、卓外医疗）积极研发4K/荧光内窥镜，打破国外垄断。
从业要求
薪资与福利待遇
薪资范围（月薪·税前）：
初级（0-3年）：15-25K · 14薪（上海XX医疗）
中级（3-5年）：20-30K · 14薪（成都XX光电）
资深（5年+）：40-60K · 16薪（深圳架构师岗位）
福利：
五险一金、项目奖金（5%-20%年薪）、带薪年假、体检、员工旅游。
部分企业提供落户支持（如上海）。
职业生涯可持续性
优势：
技术纵深强：FPGA+ISP技能组合难以被软件替代，医疗/汽车领域经验积累带来溢价。
转型方向广：可转向AI硬件加速、多模态传感器融合（如自动驾驶感知系统）。
挑战：
学习曲线陡峭：需持续跟进ISO/IEEE新标准（如HDR、3DNR）。
岗位地域集中：北京、上海、深圳、成都的医疗/芯片企业为主。
横向职业对比：FPGA图像ISP vs 软件开发 vs 文职
下表综合薪资、门槛、发展等维度对比：
薪资增长趋势：FPGA图像ISP岗3年经验平均年薪增幅达25%（医疗/汽车领域溢价最高）
2 本FPGA ISP图像处理培训优势亮点
本FPGA ISP图像处理培训优势亮点主要分为架构全、起点高、实用性强、项目应用级别、细节恐怖、工程源码清晰等几个方面；
架构全
本课程不仅包含了ISP图像处理的教程，包括：
blc黑电平矫正处理
awb自动白平衡处理
gamma伽马校正处理
Bayer转RGB处理
ccm颜色矫正处理
还包括了MIPI Sensor的数据手册解读、快速配置、MIPI IP核的解读和快速使用、HDMI2.0的快速搭建使用等等；
不仅教会你ISP图像处理，还教会你从前级采集到后级输出的完整架构。
试想，如果你只学到了ISP图像处理，但前后级的问题没学懂，那么请问：
ISP图像处理的原图哪来的？怎么配置采集到的？
ISP图像处理后的图像给谁？怎么呈现？怎么验证？
如果你不能完整学到整个架构，只学到了图像处理，那么你是无法从事这份工作的。
起点高
本FPGA实现ISP图像处理培训的内容起点很高；网上开源的ISP图像处理现状大致如下：
1：Xilinx提供了完整的全套ISP图像处理IP核，本博主之前也出过基于该方案的配置课程，感兴趣的可以参考之前的博客，链接如下：
但此方案也有弊端，那就是看不到源码，无法修改，且需要PS端软件配置，且该方案在vivado2019.2及其以上版本已经不再提供IP，Xilinx官方不推荐该IP方案用于项目实践。
2：基于HLS的IP核方案，比如Xilinx的Sensor Demosaic、Gammer LUT等IP核，但该方案依然是看不到源码的，且需要PS端软件配置，且ISP处理效果一般，只能保证基本的彩色显示。本博主之前也出过基于该方案的工程源码设计，感兴趣的可以参考之前的博客，链接如下：
3：一些开源的verilog源码方案，这些方案一般只能处理RAW10的数据，且移植性不高，代码冗余，如果使用的sensor数据格式变了，整体移植修改的代码量很大，本博主用过这些方案，难用且不说，关键是图像处理效果太差，适配性不行，比如我用IMX327的Sensor，输出RAW12的数据，就不行了。
相比而言，本ISP图像处理培训的内容起点就很高了，具体如下：
1：纯verilog代码实现，里面用到的FIFO等IP核很方便跨平台移植，可任意修改。
2：无需PS端配置，完全由RTL硬件逻辑实现，省去配置的限制。
3：支持RAW12、RAW10、RAW8的数据处理，且能向下兼容，这一点目前开原方案望尘莫及。
4：ISP图像处理效果拉满，具体可在后面章节直接上图证明。
所以，我不做那种低端的、没有工程项目意义的、只为骗取学生可怜生活费的培训，我只做能提高学生技能、增加学生进大厂机率的高起点培训；
实用性强
什么叫实用性？实用性就是你拿到我的东西，换个输入的Sensor，你就能快速实现移植和部署，快速完成项目设计和交付，快速拿到项目提成和分红，不需要把宝贵的时间花在看视频学理论上面，这就叫做实用性。
本FPGA实现ISP图像处理培训的内容实用性很强；提供了前端的Sensor数据手册解读、Sensor快速配置、MIPI IP核快速配置、ISP图像处理、HDMI2.0输出显示等一系列教程，每一个小课程都搭配了PDF文档教程和视频讲解教程，以及对应的FPGA工程源码；此外，为了方便验证，你还可以选择一套配套的FPGA开发板；我的FPGA实现PCIe数据通信培训内容讲的是实用性，你学到的都是有现实价值的、有工程项目意义的、实用性强的内容；
项目应用级别
本纯verilog代码ISP图像处理培训课程的内容都是项目应用级别的；你从我这里学到的不是做实验，而是项目开发；所以请记住，你是在做项目，不是在学FPGA；比如ISP图像处理，在医疗、军工等行业应用十分广泛，特别是军工，每年都有很多研究所去高校挖人，如果你在校期间就已练习两年半获得了项目经验，人家还不《箪食壶浆以迎王师》的忽悠你去他那儿？本纯verilog代码ISP图像处理培训的每一个项目，都有对应的项目应用场景，所以请记住，你不是在学FPGA，你是在做项目；
细节恐怖
本纯verilog代码ISP图像处理培训的内容都细节是恐怖的；每一个工程都有说明，每一个代码模块都有介绍，每一行代码都有注释；当然那些已经模块化、没有现实意义的功能模块除外；你在我提供的工程代码里，几乎很难找到一行没有注释的代码，而且我的注释十分朴实无华，直接上的是中文注释，不玩儿那些花里胡哨的英文注释，毕竟学生看的是代码不是干英文翻译的，下面举个例子，看看代码注释：
注意！！！我是在Notepad++的代码编辑器上写的，所以其他编辑器打开代码可能出现乱码；建议将vivado与Notepad++绑定，具体方法可百度搜索《vivado联合Notepad++方法》；
所谓细节恐怖只是保守的活法，以你为再恐怖的细节再详细的讲解也不可能做到让你一看就懂，所以我还大胆的提供了永久性技术支持服务，也就是说你看代码、写代码、做项目遇到问题，可以随时问我，我知道的都会为你解答，当然，这里有两个前提，一是别三更半夜来问，因为大家都要休息，二是你做的项目可能我没做过或者过于高端我没接触过，这种就没法支持了；
工程源码清晰
此外，培训资料提供的全部vivado工程架构清晰，代码流畅，可读性、可移植性都很强，这里举例如下，以全流程的ISP图像处理工程为例，该工程由Block Design和模块例化组成，其中Block Design设计如下：
代码模块例化后的代码架构如下：
工程编译后资源消耗低、功耗低、时序收敛，如下：
3、本FPGA图像处理培训内容介绍
本FPGA实现PCIe数据通信培训内容以具体的FPGA工程为基础，每个FPGA工程包括本身的源代码+对应的模块仿真+对应的视频讲解，如下：
本FPGA纯verilog代码ISP图像处理培训一共准备了11套vivado项目工程+12篇PDF文档教程+12个视频讲解教程；具体如下：
所有电子资料已上传网盘，如下：
ISP图像处理总体流程构成
图像ISP培训教程：第1课，图像ISP培训课程概述
本课程包含1篇PDF文档+1集视频讲解教程
主要内容如下：
介绍配套的FPGA开发板如何连接、如何使用
介绍图像ISP的工程应用领域、就业、薪资等
介绍FPGA工程师应具备的基础技能、职业规划等
图像ISP培训教程：第2课，IMX214 Sensor数据手册解读
本课程包含1篇PDF文档+1集视频讲解教程
主要内容如下：
介绍什么是Sensor数据手册
介绍FPGA工程师应该关注Sensor数据手册的哪些内容
介绍FPGA工程师应该如何根据数据手册快速配置Sensor
图像ISP培训教程：第3课，MIPI CSI-2 Receiver Subsystem使用
本课程包含1套vivado工程源码+1篇PDF文档+1集视频讲解教程
本课程的FPGA设计架构图如下：
本课程是设计FPGA工程实操的第一步，主要目的是让鸽鸽快速搭建MIPI解码的IP核，节省宝贵的时间，因为老板是不会给你时间去学习的，我们需要的是快速的把项目做出来，既要快还要对，所以这就有赖于经验丰富的FPGA工程师的经验分享和教学。
本节课程主要内容如下：
介绍Xilinx官方MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该关注MIPI CSI-2 Receiver Subsystem IP核的哪些配置
介绍FPGA工程师应该如何根据Sensor数据手册快速配置MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速搭建基于Zynq的PS端i2c主机配置架构
介绍FPGA工程师应该如何快速搭建基于vitis的Sensor i2c配置架构
介绍FPGA工程师应该如何快速基于Sensor数据手册使用i2c配置Sensor
介绍FPGA工程师应该如何快速抓取MIPI输入视频信号以确认是否配置采集成功
介绍FPGA工程师应该如何快速分析基于AXI4-Stream视频流的MIPI视频解码信号
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：ILA抓取MIPI视频解码信号；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
图像ISP培训教程：第4课，VFB时序恢复
本课程包含1套vivado工程源码+1篇PDF文档+1集视频讲解教程
本课程的FPGA设计架构图如下：
本课程在上一节基础上加入了VFB时序恢复的内容，目的是为后续的ISP图像处理做好接口对接工作，因为Xilinx原生的MIPI CSI-2 Receiver Subsystem IP核输出的AXI4-Stream视频流是不完整的视频时序，还达不到后续ISP图像处理对时序接口的更高要求，所以本节课成教鸽鸽们用纯verilog代码实现VFB时序的快速恢复。
本节课程主要内容如下：
介绍Xilinx官方MIPI CSI-2 Receiver Subsystem IP核输出AXI4-Stream视频流在时序方面的不足
介绍VFB（Video Format Bridge）完整的信号构成
介绍FPGA工程师应该如何快速设计实现VFB时序恢复模块
介绍FPGA工程师应该如何抓取VFB时序信号和分析时序
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：ILA抓取恢复的VFB视频时序信号；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
图像ISP培训教程：第5课，HDMI2.0视频输出架构搭建
本课程包含1套vivado工程源码+1篇PDF文档+1集视频讲解教程
本课程的FPGA设计架构图如下：
本课程在上一节基础上加入了HDMI2.0视频输出架构，目的是为后续的ISP图像处理搭建输出验证通路，既然是ISP图像处理，那么肯定就要有输出显示、有处理前后对比，不然我咋知道加入某个处理后图像效果是变差了还是变好了呢？有别于开源的ISP图像处理视频输出系统，本设计直接上HDMI2.0，最高支持3840x2160@60Hz，向下兼容传统的1920x1080@60Hz、1280x720@60Hz等分辨率，既然是搭建视频输出架构，要做就直接做4K。
本节课程主要内容如下：
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍Xilinx官方HDMI2.0视频输出架构的时钟系统
介绍Xilinx官方HDMI 1.4/2.0 Transmitter Subsystem IP核用法
介绍Xilinx官方Video PHY Controller IP核用法
介绍Xilinx官方HDMI2.0嵌入式音频输出架构
介绍Xilinx官方HDMI2.0视频输出架构的软件配置架构
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：FPGA内部彩条视频，分辨率1920x1080@60Hz；
输出：HDMI2.0，分辨率1920x1080@60Hz；
HDMI2.0视频输出架构输出效果如下：
图像ISP培训教程：第6课，IMX214输出RAW10原图
本课程包含1套vivado工程源码+1篇PDF文档+1集视频讲解教程
本课程的FPGA设计架构图如下：
本课程把前面几课的内容全部融合到一起了，从IMX214的配置，到MIPI视频采集，再到图像缓存，最后是HDMI2.0输出显示，全流程打通了最基础的ISP图像处理系统，本课程输出只是MIPI视频最原始的RAW10图像，也就是黑白的、原始的、未经处理的图像，之所以输出原图，是为了与后面逐步加入的ISP图像处理作比较，既然是ISP图像处理，那理应是越处理图像显示效果越好，所以这就是本课程输出RAW10原图的意义。
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
IMX214输出RAW10原图输出效果如下：
图像ISP培训教程：第7课，blc黑电平矫正处理
本课程在RAW10原图基础上加入了blc黑电平矫正处理。
原始RAW10就是黑白的灰度图，在大多数应用场景下，我们都需要彩色图像，且要求高质量的彩色图像，很明显，RAW10原图是最原始的图像，且图像噪点较多，明暗交替很突兀，不够平滑，加入blc黑电平矫正处理，就是去掉Sensor自身工艺原因导致的垃圾像素色度，相当于滤波处理，滤掉垃圾，留住有意义的像素信息。
相比于开源ISP方案的简单归一化处理，本课程提供的blc黑电平矫正处理在归一化处理后，还加入了动态拉伸处理，使得blc黑电平矫正处理后的图像明暗更丝滑。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
blc黑电平矫正处理后输出效果如下：
图像ISP培训教程：第8课，awb自动白平衡处理
本课程在blc黑电平矫正处理基础上加入了awb自动白平衡处理。
与第6课的RAW10原图相比，经过blc黑电平矫正处理后的图像噪点明显消失了，图像整体也丝滑了很多，但亮度偏暗，所以本节课成加入awb自动白平衡处理决亮度偏暗的问题。
本设计使用灰度世界法实现awb自动白平衡处理，以1行图像为单位进行相关计算，代码简介，注释丰富，自动白平衡效果优秀，使得处理后的图像亮度和平滑度均有所提高。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
介绍FPGA工程师应该如何快速实现awb自动白平衡处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
awb自动白平衡处理后输出效果如下：
图像ISP培训教程：第9课，gamma伽马校正处理
本课程在awb自动白平衡处理基础上加入了gamma伽马校正处理。
第8节课程的awb自动白平衡处理虽然解决了blc黑电平矫正处理后的亮度不足问题，但图像整体在人眼与显示器件方面存在非线性不匹配问题，所以本节课程加入gamma伽马校正处理实现用一条反向幂函数曲线抵消屏幕非线性，让数字像素值与人眼感知线性对应，达到均衡画面明暗层次保留暗部细节、匹配人眼视觉感知还原真实观感、统一跨设备色彩观感消除显示差异、适配印刷 / 影视行业标准化输出等效果。
本设计使用查找表方法实现gamma伽马校正处理，设计简单，代码简介，注释丰富，gamma伽马校正效果优秀，使得处理后的图像线性度有所提高。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
介绍FPGA工程师应该如何快速实现awb自动白平衡处理
介绍FPGA工程师应该如何快速实现gamma伽马校正处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
gamma伽马校正处理后输出效果如下：
图像ISP培训教程：第10课，Bayer转RGB处理
本课程在gamma伽马校正处理基础上加入了Bayer转RGB处理。
第9节课的经过gamma伽马校正处理后的图像亮度明显更亮了很多，但图像整体噪点也随之增加，且图像还是黑白的，所以本节课加入Bayer转RGB处理解决噪点和颜色问题。
本设计使用双线性插值算法实现Bayer转RGB处理，以3x3划窗为单位进行相关计算，代码简介，注释丰富，Bayer转RGB效果优秀，使得处理后的图像成自然的彩色效果。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
介绍FPGA工程师应该如何快速实现awb自动白平衡处理
介绍FPGA工程师应该如何快速实现gamma伽马校正处理
介绍FPGA工程师应该如何快速实现Bayer转RGB处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
Bayer转RGB处理后输出效果如下：
图像ISP培训教程：第11课，CCM颜色矫正处理
本课程在Bayer转RGB处理基础上加入了CCM颜色矫正处理。
第10节课的经过Bayer转RGB处理后的图像由黑白变为了彩色，但亮度还是偏度，彩色的饱满度不足，只能说是勉强能看，但还不够视觉享受，所以本节课加入CCM颜色矫正处理色度不够饱满的问题。
本设计使用色彩可调数字增益方法实现CCM颜色矫正处理，R/G/B 全部同步调高增益，画面整体提亮，代码简介，注释丰富，颜色矫正效果优秀，使得处理后的图像色彩丰富。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
介绍FPGA工程师应该如何快速实现awb自动白平衡处理
介绍FPGA工程师应该如何快速实现gamma伽马校正处理
介绍FPGA工程师应该如何快速实现Bayer转RGB处理
介绍FPGA工程师应该如何快速实现CCM颜色矫正处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
CCM颜色矫正处理后输出效果如下：
CCM颜色矫正处理上FPGA开发板板演示效果如下：
图像ISP培训教程：第12课，完整的ISP图像处理全流程讲解
本课程在把前面所有的ISP图像处理做一个全流程的串联讲解，让鸽鸽对ISP图像处理有更为宏观的理解，对处理的先后顺序、前后流程、递进效果有更为深刻的理解。
本课程的FPGA设计架构图如下：
本节课程主要内容如下：
介绍FPGA工程师应该如何快速配置IMX214摄像头
介绍FPGA工程师应该如何快速配置核使用MIPI CSI-2 Receiver Subsystem IP核
介绍FPGA工程师应该如何快速恢复VFB时序
介绍FPGA工程师应该如何快速配置和使用VDMA图像缓存架构
介绍FPGA工程师应该如何快速搭建HDMI2.0视频输出架构
介绍FPGA工程师应该如何快速实现VITIS配置FPGA相关IP核
介绍FPGA工程师应该如何快速实现动态拉伸的blc黑电平矫正处理
介绍FPGA工程师应该如何快速实现awb自动白平衡处理
介绍FPGA工程师应该如何快速实现gamma伽马校正处理
介绍FPGA工程师应该如何快速实现Bayer转RGB处理
介绍FPGA工程师应该如何快速实现CCM颜色矫正处理
配套的1套vivado工程源码详情如下：
开发板FPGA型号：Xilinx-Zynq UltraScale+ xczu4ev-sfvc784-2-i；
FPGA开发环境：Vivado2022.2；
输入：IMX214 摄像头，分辨率1920x1080@60Hz；
IMX214 模式配置：MIPI-4 Lane模式，RAW10颜色空间，一个时钟输出4个像素；
输出：HDMI2.0，分辨率1920x1080@60Hz；
MIPI-D-PHY方案：UltraScale+系列FPGA自带D-PHY；
MIPI-CSI2-RX方案：Xilinx官方MIPI CSI-2 RX Subsystem IP核；
完整的ISP图像处理全流程输出效果如下：
视频教程介绍+免费试看
FPGA实现ISP图像处理培训教程的视频教程共12集，如下：
需要注意的是，视频教程只是方便读者了解设计架构和思想，千万不要迷恋视频教程，不要想通过看视频学会FPGA，要在看视频教程了解架构的前提下深挖代码、理解代码设计、掌握模块用法，才能将FPGA技能装进自己的脑细胞里；
提供视频教程试看，如果你觉得还行，可以考虑是否需要本套ISP图像处理培训教程资料，视频教程试看如下：
视频教程第12课-完整ISP图像处理讲解
4、本实现ISP图像处理培训教程资料清单
培训资料
本实现ISP图像处理培训教程资料清单如下：
所有电子资料已上传网盘，如下：
配套的FPGA开发板
配套的FPGA开发板请参考我之前的博客，链接如下：
6、FPGA图像处理培训资料获取
福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：