PCB 差分走线完全指南：从原理、阻抗、等长到嘉立创EDA实操（附 USB 差分对案例）

FPGA小徐2026-09-22 13:03

差分走线是 PCB 设计里最容易"看起来懂了、实际画错"的部分。
本文从差分信号的原理讲起，覆盖阻抗计算、等长、等间距、参考平面、过孔、端接、ESD 和嘉立创EDA 实操，
最后用一个 STM32 板子的 USB D+/D− 案例做完整演示。适合 PCB 初学者和嵌入式硬件同学收藏。

目录

  1. 什么是差分信号
  2. 差分线为什么抗干扰
  3. 常见差分接口与目标阻抗
  4. 差分阻抗怎么算
  5. 差分走线 12 条规则
  6. 等长与蛇形线
  7. 过孔、参考平面与地
  8. 端接与保护
  9. 嘉立创EDA 实操
  10. 常见错误与检查表
  11. 案例：STM32 气敏板的 USB D+/D−
  12. 总结与附录

一、什么是差分信号

差分信号用两根线传输一个信号：

  • 一根走正信号（D+ / P / N+）；
  • 一根走反信号（D− / N / N−）；
  • 接收端看的是两根线的电压差 ：V_diff = V+ − V−。

单端信号参考的是"地"，差分信号参考的是"另一根线"。这是两者最本质的区别。

复制代码 
单端：  信号 ──────────> 接收端
        地   ──────────> 接收端（参考地）

差分：  D+  ──────────┐
                     ├──> 接收端（看差值）
        D−  ──────────┘

二、差分线为什么抗干扰

差分线的两大优势：

1. 共模噪声抑制

外部干扰（电源波动、邻近信号串扰、地弹）通常同时耦合到 D+ 和 D− 上，两根线受到的影响差不多。接收端做减法时，共模噪声被抵消：

复制代码 
V_received = (V+ + V_noise) − (V− + V_noise) = V+ − V−

2. 阻抗可控、反射小

差分对可以设计成固定的差分阻抗（如 USB 90Ω），传输线匹配好，反射小、信号完整度高。

3. EMI 更低

两根线电流方向相反，磁场相互抵消，对外辐射更小。

三、常见差分接口与目标阻抗

接口 差分阻抗 说明
USB 2.0 90Ω ±10% 最常见，D+/D−
USB 3.0 90Ω SuperSpeed 差分对
HDMI 100Ω TMDS 差分对
LVDS 100Ω 低电压差分
Ethernet（100M/1000M） 100Ω 网口差分对
RS-485 120Ω A/B 差分
CAN 120Ω CANH/CANL
PCIe 85Ω 高速差分
MIPI D-PHY 100Ω 摄像头/显示
SATA 100Ω 存储

记住：USB 90Ω、网口/HDMI/LVDS 100Ω、RS-485/CAN 120Ω，是面试和实战里最常考的。

四、差分阻抗怎么算

差分阻抗由 4 个参数决定：

  • W：单根线宽；
  • S：两根线的间距（边到边）；
  • H：到参考平面的介质厚度；
  • Er：板材介电常数（FR-4 约 4.2~4.6）。

常见结构：

  • 微带线（Microstrip）：线在表层，下面一层是地平面；
  • 带状线（Stripline）：线夹在两个地平面之间，屏蔽更好。

经验值（2 层 1.6mm FR-4，仅供参考）：

线宽 W 间距 S 大致差分阻抗
0.2mm 0.15mm ~90Ω
0.2mm 0.2mm ~95~100Ω
0.25mm 0.2mm ~85~90Ω

实际一定要用嘉立创阻抗计算器或板厂的叠层参数确认，不同板厚/铜厚结果差别很大。

2 层板 vs 4 层板：

  • 2 层板：介质厚、参考平面远，很难精确控制 90Ω；
  • 4 层板（信号-地-电源-信号 或 信号-地-信号-地）：更容易控制阻抗，推荐高速差分用。

五、差分走线 12 条规则

  1. 两根线必须并排走，同层、同参考平面；
  2. 等长：对内误差越小越好（USB FS ≤5 mil，高速 ≤1~2 mil）；
  3. 等间距：整段保持恒定 S，不要忽宽忽窄；
  4. 不要跨分割：参考平面必须连续完整，不能跨地/电源分割；
  5. 不要夹其他线：两根差分线之间不允许穿其他信号；
  6. 远离噪声源：与加热 PWM、MOSFET 开关节点、晶振、电感保持 ≥3W 或 ≥0.5mm；
  7. 少打过孔：必须打时两根一起打，旁边加地过孔；
  8. 避免直角：用 45° 或圆弧转角；
  9. 线尽量短：越短越不容易受干扰；
  10. 端接正确：USB 串 22Ω，RS-485/CAN 端接 120Ω；
  11. ESD 靠近连接器：选低电容器件，避免破坏阻抗；
  12. 走线下方要有完整地平面，不要在地平面上开长槽。

六、等长与蛇形线

对内等长优先于对间等长。

  • 对内：D+ 和 D− 长度差越小越好；
  • 对间：多对差分（如 USB3、HDMI）之间也要等长。

需要补长度时用蛇形线（Serpentine）：

复制代码 
直线段 ─┐ ┌─┐ ┌─┐ ┌─ 继续
        └─┘ └─┘ └─┘

蛇形线注意：

  • 每段长度尽量一致；
  • 蛇形间距 ≥3W，避免自耦合；
  • 不要为了等长绕一大圈，绕线本身也会引入损耗和串扰；
  • 先保证对内等长，再考虑对间等长。

七、过孔、参考平面与地

过孔：

  • 差分对换层时，两根线的过孔要紧挨着，位置对称；
  • 每个过孔旁边加 地过孔（GND stitching via），给回流提供最短路径；
  • 过孔数量越少越好，避免 stub。

参考平面：

  • 差分对下面必须是完整地平面（或电源平面，但要有对应回流路径）；
  • 不要跨分割，否则回流路径断裂，阻抗突变、EMI 变差；
  • 4 层板的常见叠层：Top(信号) - GND - Power - Bottom(信号)。

地：

  • 差分对两侧可以包地，但包地要每隔一段打过孔接地，否则会变成天线；
  • 模拟地、数字地、功率地单点连接，加热等大电流回路不要流过差分对下方的地。

八、端接与保护

接口 端接方式
USB 2.0 D+/D− 各串 22Ω（部分设计 22~27Ω）
RS-485 总线两端各 120Ω
CAN 总线两端各 120Ω
HDMI/LVDS 通常芯片内部端接，外部按参考设计
差分时钟 按芯片手册，可能需要 100Ω 端接

ESD 保护：

  • 放在连接器附近；
  • 选低电容器件（USB FS <3~5pF，高速 <0.5pF）；
  • ESD 器件的地要就近打到地平面。

九、嘉立创EDA 实操

1. 先定阻抗和叠层

  • 打开嘉立创EDA专业版 → 设计 → 叠层管理器；
  • 选择板厚（常用 1.6mm）和层数（差分建议 4 层）；
  • 打开嘉立创阻抗计算器，输入 W/S/H/Er，算出 90Ω/100Ω/120Ω 对应的线宽和间距。

2. 设置差分对

  • 设计 → 规则 → 差分对；
  • 添加差分对：D+ / D−（或 P/N）；
  • 设置差分阻抗目标（USB 90Ω）；
  • 设置对内最大长度差（如 5 mil）。

3. 差分走线

  • 用"差分对走线"工具，从源到负载一次拉完；
  • 不要中途切换成单根线；
  • 拐弯用 45°；
  • 换层时两根一起打孔。

4. DRC 检查

  • 运行设计规则检查；
  • 检查：差分对是否成对、长度差、间距、是否跨分割、是否有孤立铜皮。

5. 导出 Gerber 前

  • 确认叠层和阻抗说明已下单备注；
  • 差分对的关键参数（90Ω、4 层、JLC04161H-3313 等）写进下单备注，让板厂按阻抗控制生产。

十、常见错误与检查表

常见错误：

  1. 把差分对拉开走，失去耦合；
  2. 一根绕线等长，另一根不动；
  3. 差分对中间穿其他信号；
  4. 跨分割平面；
  5. 过孔不对称、没地过孔；
  6. 旁边就是 PWM/MOSFET/晶振；
  7. 2 层板不做阻抗控制，还按 90Ω 设计；
  8. ESD 器件电容太大，破坏信号；
  9. 蛇形线绕得太密，产生自耦合；
  10. 端接电阻漏掉或位置不对。

下单前检查表：

  • 差分对已设置为差分对，目标阻抗正确；
  • 对内等长 ≤5 mil（USB FS）；
  • 间距全程恒定；
  • 参考平面完整，不跨分割；
  • 差分对中间没有其他信号；
  • 远离 PWM、晶振、电感、MOSFET；
  • 过孔成对，旁边有地过孔；
  • 22Ω/120Ω 端接正确；
  • ESD 靠近连接器、低电容；
  • DRC 无报错；
  • 下单备注写明阻抗要求。

十一、案例：STM32 气敏板的 USB D+/D−

以我自己那块 STM32F103C8T6 气敏板为例：

复制代码 
USB-C (A6/B6) ──> R9 22Ω ──> PA12 (USB_DP, D+)
USB-C (A7/B7) ──> R8 22Ω ──> PA11 (USB_DM, D−)
CC1/CC2 ──> 5.1k 下拉到 GND（不是差分对）

处理方式：

  1. D+ / D− 设为差分对，目标 90Ω；
  2. 两根线并排走、等长、等间距；
  3. 22Ω 串阻对称放置；
  4. 走线远离 8MHz/32.768kHz 晶振、加热 PWM（PA6）、蜂鸣器（PA8）；
  5. 下面保持完整地平面，不跨分割；
  6. 如果加 ESD，放在 Type-C 附近，选低电容。

注意：

  • CC1/CC2 是 Type-C 配置线，各自 5.1k 下拉，不是差分对；
  • 8MHz 和 32.768kHz 晶振按"准差分/敏感时钟"处理：短、对称、包地，但不需要 90Ω；
  • USART1（PA9/PA10）、SWD（PA13/PA14）都是单端，不按差分处理。

十二、总结

  1. 差分线靠两根线的电压差传信号，天然抗共模干扰；
  2. 差分对必须并排、等长、等间距、同参考平面；
  3. 阻抗由 W/S/H/Er 决定，USB 90Ω、网口/HDMI 100Ω、RS-485/CAN 120Ω；
  4. 不要跨分割、不要夹其他线、远离 PWM/晶振/电感；
  5. 过孔成对、加地过孔；端接和 ESD 按接口规范；
  6. 高速差分建议 4 层板做阻抗控制；
  7. 下单前跑 DRC，并把阻抗要求写进备注。

附录：公式与术语

差分阻抗（近似理解）：

复制代码 
Z_diff ≈ 2 × Z_single × (1 − k)

其中 k 是两根线的耦合系数，间距越小、耦合越强，Z_diff 越小。

对内长度差：

复制代码 
ΔL = |L(D+) − L(D−)|

USB FS 建议 ΔL ≤ 5 mil（0.127mm）。

常见单位：

  • 1 mil = 0.0254 mm；
  • 1 oz 铜厚 ≈ 35µm；
  • FR-4 介电常数 ≈ 4.2~4.6。

本文基于差分走线的通用设计规则整理，并结合我的 STM32 气敏板 USB 差分对案例。
如果对你有帮助，欢迎点赞、收藏、评论交流。

相关推荐
FPGA小徐1 天前
【STM32 实战】STM32F103C8T6 最小系统板设计：原理图 + PCB 布局详解（附晶振设计要点
pcb工艺·pcb
FPGA小徐2 天前
电学——基尔霍夫电路定律 学习笔记
pcb
小李不想当小白3 天前
PCB结构与组成（PCB设计入门学习笔记）
经验分享·笔记·单片机·嵌入式硬件·学习·pcb工艺·pcb
FPGA小徐4 天前
MCU 驱动 NMOS 管电路原理分析（带二极管 + 三极管辅助驱动）
pcb
会编程是什么感觉...17 天前
立创转AD库工具升级版--获取元件库与封装库
硬件工程·ad·pcb·嘉立创
百能云板25 天前
百能云板 | 6层RO4350B+IT180A高频混压板工艺全解析
pcb·射频pcb·5g射频板·高频混压板
RunningCamel1 个月前
PCB 3D封装1---XH2.54连接器
pcb·3d封装·硬件设计·altium designer
2CM_Embed1 个月前
Altium Designer 原理图与 PCB 快速相互定位：Cross Probe 交叉探针
嵌入式硬件·pcb·altium designer·c2000
橘好き1 个月前
PCB设计时需要考虑的绝缘距离
pcb·绝缘
热门推荐
01国内可直接用、免费额度/永久免费的大模型API清单（含 SiliconFlow、火山、阿里、智谱、百度、Kimi、DeepSeek、DMXAPI 等）02GitHub 镜像站点03历年考研数学一、数学二、数学三真题试卷及答案PDF04蜘蛛磁力 搜索引擎大全，如何使用蜘蛛磁力查找磁力链接05微信历史版本含下载地址（ Windows PC | 安卓 | MAC ）及设置微信不更新06Telegram APK 下载安装完整指南 — 2026年最新072026 国产 AI 大模型横评：DeepSeek、通义千问、Kimi、文心一言、星火、豆包谁更能打？082026 爱知・名古屋亚运会怎么看？直播平台+赛程安排分享09昇腾910B系列芯片完全指南：四款型号对比、服务器选型与大模型部署实战10人工智能（AI）发展史：详细里程碑