使用硬件
ALINX AN706 工业级 8 通道同步采样 ADC 模块
一、模块核心定位与特性
AN706 是基于 ADI AD7606 芯片设计的工业级 8 通道同步采样 ADC 模块，可直连 FPGA 开发板，用于快速搭建高精度多通道数据采集系统，是工业测控、电力监测、科研实验等场景的标准前端采集方案。
核心特性要点
- 8 通道同步采样：全通道同一时刻采集，通道间相位误差为 0，支持多传感器融合与时序测量。
- 16 位高分辨率：±5V 量程下 1LSB 对应 152.58μV，典型测量精度优于 0.5mV。
- 200KSPS 高速采样：单通道最高 200kSPS 采样率，可捕捉动态瞬态信号。
- 工业级宽温设计：4 层 PCB 抗干扰架构，工作温度 -40℃~+85℃，支持 ±5V 双极性输入。
二、核心芯片与硬件参数
1. AD7606 核心芯片特性
AD7606 为高度集成的单芯片采集方案，片内完成全部信号调理与转换，无需复杂外围电路。
核心集成功能：
- 前端：8 路独立输入放大器、二阶模拟抗混叠滤波器、过压保护电路。
- 内核：16 位 SAR 型 ADC、2.5V 高精度基准电压源。
- 后端：可配置数字滤波器、并行 / 串行双模式接口。
- 滤波性能：模拟滤波器 3dB 截止 22kHz，200kSPS 下 40dB 抗混叠抑制；数字滤波器支持 2x~64x 过采样，可提升信噪比。
2. AN706 模块固定硬件配置
模块通过上下拉电阻预设芯片工作模式，核心配置如下表：
| 配置引脚 | 电平 | 配置说明 |
|---|---|---|
| REF SELECT | 高电平 | 使用内部 2.5V 基准电压（精度 2.49V~2.505V） |
| PAR/SER/BYTE SEL | 低电平 | 选择 16 位并行接口，高速读取数据 |
| RANGE | 低电平 | 模拟输入量程 ±5V，1LSB=152.58μV |
| OS2:0 | 引出至外部 | 可由 FPGA 动态控制过采样倍率 |
3. 模块关键参数汇总
| 参数类别 | 指标项 | 参数值 |
|---|---|---|
| 采样特性 | 通道数 / 分辨率 | 8 通道同步，16 位二进制补码输出 |
| 采样特性 | 最高采样率 | 200kSPS（全通道同步） |
| 输入特性 | 输入量程 | 默认 ±5V，支持扩展 ±10V |
| 输入特性 | 输入阻抗 | 1MΩ（全采样率下恒定） |
| 电气特性 | 供电电压 | 5V 直流输入 |
| 电气特性 | 工作温度 | -40℃ ~ +85℃ |
| 接口特性 | 数据接口 | 16 位并行总线，40 针标准排座 |
三、工作原理与采样时序
1. 同步采样机制
采用同步采样 - 分时读取机制：8 个通道同时完成采样与转换，转换完成后通过同一组数据总线分时输出结果，既保证时间同步性，又简化接口设计。
2. 并行模式核心时序
三个核心控制信号：
- CONVSTAB（启动信号）：上升沿同步触发 8 通道采样转换，是采样周期的时间基准。
- BUSY（状态信号）：转换期间保持高电平；下降沿表示转换完成、数据已锁存，可开始读取。
- RD（读使能信号）：BUSY 变低后，连续 8 个 RD 脉冲依次读取 CH1~CH8 通道数据。
3. 数据编码规则
输出为 16 位二进制补码，与输入电压线性对应：
- 码值范围：-32768 ~ +32767，对应 -5V ~ +5V 输入。
- 换算公式：
电压值 = (AD码值 / 32768.0) × 5.0
四、FPGA 采集程序设计要点
1. 整体程序架构
波形显示例程采用分层模块化设计，完整链路：
ADC 采集 → 数据处理 → 网格叠加 → 波形叠加 → HDMI/VGA 输出
2. 核心模块功能
| 模块名称 | 核心功能 |
|---|---|
| ad7606_if | ADC 接口驱动，生成控制时序，依次读取 8 通道原始数据并锁存输出 |
| ad7606_sample | 数据位宽转换（16 位转 8 位），每 1024 个点为一帧写入双口 RAM 缓存 |
| grid_display | 生成黄色网格背景，划定波形显示区域，提供电压与时间刻度 |
| wav_display | 基于双口 RAM，将 ADC 数据与像素坐标对比，绘制双通道波形（CH1 红、CH2 蓝） |
| timing_gen_xy | 视频坐标生成子模块，为网格、波形绘制提供统一像素坐标基准 |
3. 核心设计要点
- 采集状态机：采用 IDLE（空闲）→ CONVERT（转换）→ READ_DATA（读取）→ LOOP（循环）四状态机，实现闭环自动采样。
- 电压换算：通过符号位判断、补码转换、定点数运算实现硬件化电压计算，采用流水线设计保证实时性。
- 跨时钟处理：ADC 采集时钟与视频像素时钟通过双口 RAM 进行数据同步，避免亚稳态。
（后台回复"1"即可进群获取完整资料）
五、波形显示实验操作指南
1. 硬件连接步骤
- 模块插接：将 AN706 对应插入开发板接口（AX7101 接 J11、AX7102 接 J5、AX7103 接 J13），禁止带电插拔，确保 1 脚对齐。
- 信号输入：模拟输入端接信号发生器，建议焊接 SMA 插头保证接触稳定。
- 显示输出：开发板 HDMI/VGA 接口直连显示器，不可连接笔记本电脑接口。
2. 实验现象与说明
- 下载程序后，显示器显示带黄色网格的波形画面。
- 网格刻度：最上横线 = +5V、中间横线 = 0V、最下横线 = -5V；竖线每格间隔 10 个采样点。
- 波形颜色：红色为 CH1 输入波形，蓝色为 CH2 输入波形。
3. 输入信号建议
- 电压范围：控制在 -5V~+5V 内，避免超量程。
- 信号频率：建议 200Hz~2kHz，便于观察稳定波形。
六、总结
AN706 模块依托 AD7606 的高集成度与高性能，结合标准并行接口与工业级设计，大幅降低 FPGA 多通道采集的开发门槛。本例程完整覆盖 ADC 时序驱动、数据缓存、视频叠加三大核心技能，最终实现的双通道波形显示是数字示波器的基础雏形，可直接扩展为多通道采集、参数测量等更复杂的数据采集系统。
💡 完整视频讲解可前往 ALINX 视频号进行直播回看
更多细节欢迎关注我们黑金云课堂全年免费直播课，
黑金云课堂十月直播日历 我们将在每周二、三、四，同步推进 Verilog开发、Vitis开发、Linux开发三大系列，带你从零开始，稳扎稳打掌握 FPGA 开发全流程！
| 系列 | 内容定位 |
|---|---|
| Verilog开发 | 硬件描述语言基础、逻辑设计、仿真调试 |
| Vitis开发 | Zynq软硬件协同、外设驱动、网络协议栈 |
| Linux开发 | 嵌入式Linux系统移植、驱动编写、应用开发 |