神电测控：新品发布
神电新型多功能
PG-RFSOC-27DR/47DR/67DR sbRIO 板卡(内置8路上GS/s AD/DA模块)
产品手册
合肥神电测控技术有限公司 出品
1、支持PCIe总线、Ethernet千兆以太网总线通信的PG-RFSOC-27DR/47DR/67DR sbRIO系列FPGA板卡诞生了，后发优势，覆盖NI-sbRIO/myRIO/cRIO/USRP等RIO系列FPGA产品，兼容LabVIEW My FPGA开发环境。
2、通信接口：Ethernet千兆以太网实测带宽：85MB/s（TCP模式）和92MB/s（UDP模式）。
3、指标：RFSOC芯片内部集成了8路4G/5G并行ADC与8路6.5G并行DAC模块、1路PS端SSD NVME接口、1路TypeC串口（JTAG+UART二合一）、1路RS485、2路CAN、1路USB3.0（PS端）、1路DP接口、1个2.54mm间距16pin扩展口（LVCMOS33）、4路LED灯（PS端2个/PL端2个）、2路按键（PL端）、1路PCIex8接口、1路PS端千兆网口、2路QSFP+光口、1路TF插槽、1颗EMMC。详细参数参考下面。
5、超大容量FPGA（RFSOC）+ARM内核（多核Cortex-A53）加持RFSOC芯片，远超传统纯FPGA；更重要的是：用户可以使用图形化LabVIEW在RFSOC芯片中自由翱翔，实现各种超高速采集、模型、算法、测试、锁相、3C、PID等闭环应用。
6、相比于纯FPGA芯片，PG-RFSOC-27DR/47DR/67DR sbRIO芯片内置多核ARM处理器，直接运行NI LinuxRT实时系统，就可以利用LabVIEW单步运行、断点、探针等技术，通过Windows或者Linux RT非常方便的观察和更新下位机Linux RT和FPGA VI里面的过程变量(譬如，VI前面板上的控件数值或者状态或者程序框图里面感兴趣的变量)，与NI公司的在线前面板仿真、调试、运行有异曲同工之妙。
更多内容也可以观看 PG-RFSOC-27DR/47DR/67DR sbRIO 视频演示， B 站视频链接： https://b23.tv/2kBRgVy
RFSOC27DR/47DR/67DR 系列芯片相比于 ZYNQ7000 系列
有哪些优势
有些对实时性要求不高的算法和总线通信，比如Modbus通信、MQTT、WiFi、TCP、UDP、高斯拟合、多项式拟合、互相关、不限制点数的FFT频谱变换、不限制点数的滤波器、机器学习、Python脚本、甚至AI算法、双精度浮点数计算都可以放在PS端也就是ARM里面跑，这样可以极大节省FPGA宝贵的资源；而对于实时性要求很高或者需要对某些算法进行加速，可以放在PL端也就是FPGA里面跑，比如高速ADC采集、DAC输出、快速FFT傅里叶变换、高吞吐率滤波器、高吞吐率锁相环PLL、图像处理、矩阵计算、多线程并行计算等，当然了，FPGA里面我们也封装好了千兆和万兆TCP和UDP功能。
因此，有了RFSOC之后，我们能做的项目和产品复杂度和灵活性也更高了，甚至有一种感觉，那就是上手兵器多了，都不知道用哪个好了！加上RFSOC的PS端可以运行Linux RT系统，这个Linux OS又极大的拓展和丰富了用户的想象力，可以实现以前纯FPGA不好实现的项目和产品，降本增效，妙哉！！！
了解清楚了RFSOC芯片的架构和开发门槛和开发工作量之后，就会发现传统的RFSOC开发之路是多么的困难和痛苦，有没有一种软件能同时解决PS和PL以及内部高速AD、DA模块的开发难度大这个痛点呢？我想答案是肯定的，图形化的LabVIEW无疑是解决这个问题的最佳工具软件，毕竟NI的USRP卖的还是非常火的，就是因为支持LabVIEW编程，让原本难上加难的RFSOC芯片开发变得简单傻瓜化，极大的降低了开发门槛和调试工作量。
但是NI的USRP价格太贵了，市面上基于RFSOC芯片的硬件和板子太多了，都是白菜价了，所以为了让我们广大爱好者、工程师们、创业者们都能享受到RFSOC芯片带来的福利，我们神电测控专门花费了1年时间攻克了历史上最难的RFSOC架构的芯片，彻底打通了RFSOC芯片里面的PS（ARM）端跟PL（FPGA）端之间的各种通信方式和内部8路并行高速ADDA模块的驱动开发，另外还有一些低速的Reg寄存器和Memory存储器访问，也有高速的AXI DMA FIFO传输互联，满足各类应用场景，取之不尽用之不竭！
我们将RFSOC芯片内部PS（ARM）里面运行的Linux RT环境下所需要的KO驱动和SO动态库和PL（FPGA）端的子VI函数全部封装到了LabVIEW My FPGA RFSOC Pro90工具包（向华为致敬）里面来了，方便用户统一安装使用。有了我们这个My FPGA RFSOC Pro90工具包之后，用户就能像开发NI myRIO、sbRIO或者cRIO那样简单的方式来开发市面上任意一款RFSOC板子了，包括用户自己做的硬件，这样才能最大程度的降低客户的硬件成本。真正让每个客户都能将RFSOC芯片用到自己的项目和产品里面去，发挥最大价值。
图1：神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图（正面）
图2：神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图（前面）
图3：神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图（后面）
1、性能参数简介
图4：神电测控新款PG-RFSOC-27DR/47DR/67DRFPGA芯片资源一览表
2、PG-RFSOC-27DR/47DR/67DR sbRIO板卡软件项目示例
推荐，当成类似NI FPGA RIO系列板卡自主开发，充分发挥FPGA的优势
提醒：关于LabVIEW如何开发下位机ZYNQ RFSOC FPGA芯片程序及其原理和开发过程，可以参考神电测控编写的《LabVIEWZYNQ RFSOC FPGA Pro90开发宝典》
图5：PG-RFSOC-27DR/47DR/67DRsbRIO板卡下位机PL端LabVIEW FPGA开发环境VI函数选板
图6：PG-RFSOC-27DR/47DR/67DRsbRIO板卡下位机PS端LabVIEW Linux RT开发环境函数选板
图7：PG-RFSOC-27DR/47DR/67DRsbRIO板卡配套的项目案例Demo
图8：PG-RFSOC-27DR/47DR/67DRsbRIO板卡配套的下位机PL端FPGA VI案例截图
图9：PG-RFSOC-27DR/47DR/67DRsbRIO芯片PL端IP核资源截图
图10：PG-RFSOC-27DR/47DR/67DR板卡配套的下位机PS端Linux RT VI案例截图（Part1）
图11：PG-RFSOC-27DR/47DR/67DR板卡配套的下位机PS端Linux RT VI案例截图（Part2）
3、PG-RFSOC-27DR/47DR/67DR sbRIO板卡部分实验实战演示
提醒：以下实验包含了RFSOC芯片PL端FPGA VI程序框图与前面板、PS端Linux RT程序框图与前面板以及实验现象展示，更多更详细的内容可以参考B站视频教程里面的实战演示。
图12：实验1-PS端控制PL端LED亮灭（PL端FPGA VI程序框图）
图13：实验1-PS端控制PL端LED亮灭（PL端FPGA VI前面板）
图14：实验1-PS端控制PL端LED亮灭（PS端Linux RT VI程序框图）
图15：实验1-PS端控制PL端LED亮灭（PS端Linux RT VI前面板运行效果）
图16：实验1-PS端控制PL端LED亮灭（PG-RFSOC板卡上的LED0闪烁）
图17：实验1-PS端控制PL端LED亮灭（PG-RFSOC板卡上的LED1受控于PS端VI前面板上的按钮控制）
图18：实验3-直接控制PS端自己的MIO引脚（PS端Linux RT VI程序框图）
图19：实验3-直接控制PS端自己的MIO引脚（PS端Linux RT VI前面板运行效果）
图20：实验3-直接控制PS端自己的MIO引脚（挂在PS端上的MIO6对应的LED灯受控于LinuxRT VI前面板上的按钮）
图21：实验5-读取挂在PL端的按键引脚状态并传给PS端（PL端FPGA VI程序框图）
图22：实验5-读取挂在PL端的按键引脚状态并传给PS端（PL端FPGA VI前面板）
图23：实验5-PS端读取PL端传递过来的按键状态（PS端LinuxRT VI程序框图）
图24：实验5-PS端读取PL端传递的按键状态（PS端LinuxRT VI前面板运行效果）
图25：实验5-PS端读取PL端传递过来的按键状态（按下PL端SW0和SW1可以点亮PS端Linux RT上的LED指示灯）
图26：实验9.3-PS端与PL端通过DMA通道进行回环（PL端FPGA VI程序框图）
图27：实验9.3-PS端与PL端通过DMA通道进行回环（PL端FPGA VI前面板）
图28：实验9.3-PS端与PL端通过DMA通道进行回环（PS端Linux RT VI程序框图）
图29：实验9.3-PS端与PL端通过DMA通道进行回环（PS端Linux RT VI运行效果）
图30：实验9.4-PS端与PL端DMA通信速度测试（PL端FPGA VI程序框图）
图31：实验9.4-PS端与PL端DMA通信速度测试（PL端FPGA VI前面板）
图32：实验9.4-PS端与PL端DMA通信速度测试（PS端Linux RT VI程序框图）
图33：实验9.4-PS端与PL端DMA通信速度测试（PS端Linux RT VI前面板运行效果）
图34：实验100-PL端采集ADC数据通过DMA传给PS端（PL端FPGA VI程序框图）
图35：实验100-PL端采集ADC数据通过DMA传给PS端（PL端FPGA VI前面板）
图36：实验100-PL端采集ADC数据通过DMA传给PS端（接入信号发生器）
图37：实验100-PL端采集ADC数据通过DMA传给PS端（给定±1V、1MHz、Sine信号）
图38：实验100-PS端通过DMA读取PL端采集的ADC原始信号（PS端Linux RT VI程序框图）
图39：实验100-PS端通过DMA读取PL端采集的ADC原始信号（PS端Linux RT VI前面板运行效果）
图40：实验100-PL端采集ADC数据通过DMA传给PS端（给定±1V、10MHz、Sine信号）
图41：实验100-PS端通过DMA读取PL端采集的ADC原始信号（PS端Linux RT VI前面板运行效果，正负有点超量程了，所以尖峰有畸变）
图42：实验100-PL端采集ADC数据通过DMA传给PS端（给定±0.5V、10MHz、Sine正弦信号）
图43：实验100-PS端通过DMA读取PL端采集的ADC原始信号（PS端Linux RT VI前面板运行效果，采集的波形完美）
图44：实验101.3-PL端接收PS端发来的AWG波形数据并通过内部DAC输出去（PL端FPGA VI程序框图）
图45：实验101.3-PL端接收PS端发来的AWG波形数据并通过内部DAC输出去（PL端FPGA VI前面板）通过内部DAC输出去（PL端FPGA VI前面板）
图46：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PS端Linux RT VI程序框图）
图47：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PS端Linux RT VI前面板设置频率为1MHz，幅度为30000（I16））
图48：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的1MHz正弦波和三角波）
图49：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的1MHz正弦波和三角波）
图50：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PS端Linux RT VI前面板设置频率为10MHz，幅度为15000（I16））
图51：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的10MHz正弦波和三角波，幅度衰减一半）
图52：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的10MHz正弦波和三角波，幅度衰减一半）
图53：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PS端Linux RT VI前面板设置频率为50MHz，幅度为20000（I16））
图54：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的50MHz正弦波和三角波，幅度约为满量程三分之二）
图55：实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端（PG-RFSOC实际产生的50MHz正弦波和三角波，幅度约为满量程三分之二）