系列文章 · 第8篇
第7篇的结尾留下了一条判断：先进封装的演进不是从低密度到高密度的单线进步，而是在不同尺度上重新分配密度与成本的折中位置。桥接把高密度压缩到局部缝隙，Fan-Out 用 RDL 在芯片周围重建扇出，MCM/SiP 则依赖基板布线承载多芯片通信。当这些路径都无法在足够大的面积上同时满足带宽、密度和良率要求时，中介层（Interposer）成为结构性回应。
中介层的定义可以用一句话概括：位于 die 与封装基板之间的一层高密度互连平台，使多颗 die 之间的通信不再被迫经过基板的粗线宽层级。它的名字来自拉丁语"放在之间"，精确描述了它的空间角色。但中介层不是一个单一的技术，而是一个材料平台家族：硅、玻璃、有机，以及它们衍生的混合形态。每一种平台都在互连密度、电气损耗、热机械匹配、成本和可制造性之间选择了不同的折中点。这一篇不深挖某一种技术，而是建立一套比较框架，让读者在后续面对 CoWoS-S、CoWoS-L、EMIB、CoPoS 等具体方案时，能够判断它们各自站在哪一条能力曲线上。
硅中介层：密度上限的持有者，也是成本的锚点
硅中介层是三者中技术最成熟、互连密度最高的平台。它借助成熟的 CMOS 后道工艺，将 RDL 的线宽/线距推进到亚微米甚至 0.4 μm 级别。这个密度是有机基板和 Fan-Out RDL 无法企及的，也是硅中介层成为高带宽逻辑芯片与 HBM 之间互连首选的根本原因。
硅的另一个优势在于热机械匹配。硅的 CTE 约为 3 ppm/°C，与硅 die 几乎完全一致，这意味着 die 与中介层之间的界面在温度循环中承受的应力极小。TSV 和微凸点周围的应力集中仍然是可靠性关注点，但相比有机平台与硅之间的巨大 CTE 失配，硅中介层的力学问题在量级上要温和得多。
但硅中介层的两条约束同样清晰。第一是成本 。大面积硅片需要占用晶圆产能，而晶圆面积是有限的。台积电 CoWoS-S 长期停留在 3.3 倍光罩尺寸，不是因为技术上做不到更大，而是因为超过这个尺寸后，硅中介层的晶圆利用率和良率损失使单位算力成本急剧上升。第二是电气损耗。硅的介电常数约 11.9，在高频下介质损耗显著。硅中介层用极高的布线密度换取极短的走线长度，从而在系统层面赢得带宽，但如果走线长度没有被压缩到足够短，硅的高损耗反而可能抵消密度带来的收益。
硅中介层的定位因此是明确的：它服务于那些对互连密度有极端需求、且愿意为密度支付溢价的场景。NVIDIA 的 GPU 与 HBM 之间的接口就是这种场景的典型代表。
有机中介层：成本与可扩展性的另一极
有机中介层用聚合物介质和铜 RDL 替代硅，本质上是在有机基板的工艺框架内把布线密度推高到接近中介层的水平。台积电 CoWoS-R 是这一路线的量产代表，它采用有机聚合物作为中介层材料，光罩尺寸可达 9 倍（计划 2027 年），显著高于 CoWoS-S 的 3.3 倍。
有机平台的核心优势是成本和面积可扩展性。有机材料可以在更大的面板上加工，不需要占用晶圆产能，单位面积成本远低于硅。同时，低介电常数材料（如液晶高分子，Dk 约 3.1）在高频信号传输中具有更低的介质损耗。对于不需要亚微米级互连密度的场景，有机中介层提供了一组更经济的折中。
但有机平台的短板同样明确。布线密度受限于聚合物和 SAP/mSAP 工艺，典型线宽/线距在 2--4 μm 量级，低于硅中介层的亚微米水平。更关键的是 CTE 失配：有机材料的 CTE 在 17--50 ppm/°C 范围，与硅的约 3 ppm/°C 之间存在巨大落差。这个失配在温度循环中产生热机械应力，是封装翘曲和焊点可靠性的主要根源。Cu-聚合物界面和 RDL 角落区域是分层和铜裂纹的敏感位置。有机中介层的可靠性设计，本质上是在管理这条 CTE 失配链。
有机中介层的定位是：在密度需求没有极端到必须用硅、但对大面积和成本敏感的场景中，提供可量产的折中。CoWoS-R 服务于那些 HBM 数量较少、互连密度要求低于顶级 GPU 的 AI 芯片，正是这个定位的体现。
玻璃中介层：被寄予厚望的中间地带
玻璃在三者中处于一个引人注目的位置：它在若干关键指标上同时优于硅和有机，但在制造生态上仍然落后于两者。
玻璃的核心优势来自材料本身。它的介电常数在 4--6 范围，低于硅的 11.9，高频损耗更低。CTE 可以通过配方工程调整到 3--8 ppm/°C，接近硅的水平，从而缓解 CTE 失配问题。玻璃的表面平整度和尺寸稳定性优于有机材料，且与面板级大板工艺兼容，为突破晶圆尺寸限制提供了一条路径。TGV 的垂直互连密度也在快速进步：BOE 已展示 15:1 深宽比的 TGV 核心板，江西沃格旗下公司则报告了 3 μm 直径、150:1 深宽比的通孔能力。
但玻璃的工程化瓶颈同样真实。玻璃是脆性材料，在减薄、搬运和热循环中容易产生微裂纹，TGV-金属界面是裂纹萌生的敏感位置。TGV 的成孔工艺（激光诱导深蚀刻 + 湿法刻蚀）虽然已经进入产线验证阶段，但高深宽比通孔的均匀性、金属化填充质量和良率仍在爬坡。产业链配套------从玻璃原片供应到面板级光刻、电镀和检测设备------的成熟度落后于硅和有机平台数年。
玻璃的定位可以用一句话概括：它在理论上提供了一个"密度接近硅、损耗低于硅、面积潜力接近有机"的组合，但这个组合在工程上的兑现程度，取决于 TGV 和面板级工艺在未来几年的成熟速度。台积电的 CoPoS（以玻璃为核心的中介层/基板方案）被业界视为玻璃路线的重要风向标，其量产节奏将直接影响玻璃在 2.5D 和 CPO 场景中的实际渗透率。
比较框架：四个维度，没有单一赢家
把三种平台放在同一张表上，比较的维度不是"谁更先进"，而是四个相互制约的物理量。
互连密度的排序是清晰的：硅 > 玻璃（潜在）≈ 有机（上限较低）。硅的亚微米 RDL 是当前量产的最高水平；玻璃的 TGV 密度在提升，但其 RDL 精细度取决于配套的金属化工艺，不一定能达到硅的水平；有机的 2--4 μm 是三者中最低的。
电气损耗的排序则相反：有机（低 Dk）< 玻璃 < 硅。硅的高介电常数是它在高频下的固有劣势，这也是为什么硅中介层的优势依赖于"用密度换长度"的策略。
热机械匹配的排序是：硅（CTE 完美匹配）≈ 玻璃（可调至接近硅）> 有机（CTE 失配严重）。但硅和玻璃各有自己的界面问题：硅的应力集中在 TSV 和微凸点周围，玻璃的应力集中在 TGV-金属界面和玻璃脆性断裂。
成本与面积可扩展性的排序是：有机 > 玻璃（面板级潜力）> 硅。硅受限于晶圆面积和光罩尺寸；有机已经在面板级量产；玻璃的面板级潜力取决于产业链成熟度。
这四个维度之间不存在一个可以同时最大化的解。选择中介层，本质上是在问：在这个具体的封装中，哪一个维度的约束最先越界，而哪一个维度的余量可以牺牲。当互连密度是硬约束时，硅是唯一选项，成本必须被接受。当面积和成本是硬约束、密度需求适中时，有机是合理选择。当两者都重要且愿意为未来潜力承担工艺风险时，玻璃进入视野。
通向下一篇
这个比较框架将在下一篇接受检验。硅中介层与 CoWoS 的故事，本质上是在回答一个更具体的问题：当硅中介层的密度优势无可替代时，为什么它的尺寸不能无限扩大，以及 CoWoS-S → CoWoS-R → CoWoS-L 的演进路线，如何用不同的结构策略来应对"更大面积、更多 HBM、更低单位成本"的三重压力。读者在读完本篇后应该已经能预判：CoWoS-L 之所以走向"局部硅桥 + 有机 RDL"的混合结构，正是因为纯硅中介层在超过某个尺寸后，四个维度中至少有两个同时越界了。