上一篇在LTspice中搭建了组合波浪涌发生器，复现了1.2/50 μs开路电压波形和8/20 μs短路电流波形。本篇把发生器通过耦合/去耦网络（CDN）接到被测电路上。
本文基于IEC 61000-4-5标准，在上一篇浪涌发生器模型的基础上，给出电源端口线-线（L to N）、线-地（L to PE、N to PE）以及非屏蔽不对称信号线线-线（Signal to SEC_L）、线-地（Signal to PE）共五种LTspice浪涌耦合接线方式，详解18 μF、10 Ω+9 μF、40 Ω+0.5 μF耦合网络的接法，并以SEC_L作为GND（节点0），通过LTspice网表对比各接线的关键网络，确认浪涌注入点与回流路径，为电路抗浪涌应力分析提供仿真依据。
浪涌测试中，不同端口、不同模式采用不同的耦合网络。耦合网络决定浪涌以什么阻抗注入，发生器回线接在哪里决定浪涌电流从哪里流回。这两点接错，仿真结果就没有参考意义。
另外需要注意，LTspice中的GND（节点0）只是仿真参考点，并不等于大地，也不代表PE。
所以改变GND（节点0）的位置，可能同时改变了浪涌回路。
2 Ltspice Surge 耦合接线
2.1 Surge generator
浪涌发生器沿用上一篇的模型： Vc1={Vpeak*1.082}，充电电阻Rc=1 kΩ，储能电容Cc=6.04 μF S1为压控开关，在Ts=0.1 ms时刻触发放电 波形形成网络：Rs1=25.1 Ω，Rm=0.94 Ω，Lr=10.4 μH，Rs2=19.8 Ω 输出端：Out_P / Out_N
去耦电感：L1=L2=1.5 mH，阻止浪涌倒灌到230VAC电网源V4
产品供电：24VAC。230VAC经过工频变压器降压到该电压
被测电路：230VAC经L1、L2接变压器原边，L6=2 H，L7=20 mH，K1=1；次级公共端为SEC_L
2.2 A.C./D.C Lines Line to Line（L to N）
耦合网络：C1=18 μF
Out_P经C1接PRI_H， Out_N接PRI_L浪涌以差模方式加在L-N之间
Vpeak可根据不同Test level设定
2.3 A.C./D.C Lines Line to ground（L to PE）
耦合网络：R1=10 Ω + C1=9 μF
Out_P经R1、C1接PRI_H发生器回线接PEN
Vpeak可根据不同Test level设定
2.4 A.C./D.C Lines Line to ground（N to PE）
耦合网络：R1=10 Ω + C1=9 μF Out_P经R1、C1接PRI_L发生器回线接PEN
Vpeak可根据不同Test level设定
2.5 Unshielded unsymmetrical interconnection lines（Signal to SEC_L / Signal to PE）
耦合网络：R1=40 Ω + C2=0.5 μF
Out_P经R1、C2接Signal（Vout）
Vpeak可根据不同Test level设定
- Line to Line（Signal to SEC_L）：Out_N接SEC_L(图中R1左侧PEN改为SEC_L)
- Line to Ground（Signal to PE）：Out_N接PEN
2.6 关键网络对比（SEC_L is 0V GND）
本文将SEC_L设为0V GND。
五种接线的关键网络如下：
- L to N：发生器回线=PRI_L（N），Out_P经C1=18 μF接PRI_H（L），V4负端=230VAC_N，SEC_L =0
- L to PE：发生器回线=PEN，Out_P经R1=10 Ω、C1=9 μF接PRI_H（L），V4负端=PEN，SEC_L =0
- N to PE：发生器回线=PEN，Out_P经R1=10 Ω、C1=9 μF接PRI_L（N），V4负端=PEN，SEC_L=0
- Signal to SEC_L ：发生器回线=0（SEC_L），Out_P经R1=40 Ω、C2=0.5 μF接Vout，原边浮空
- Signal to PE：发生器回线=PEN，Out_P经R1=40 Ω、C2=0.5 μF接Vout，原边浮空，SEC_L=0
SEC_L设为0V GND后： L to PE、N to PE中，V4负端与发生器回线同为PEN，即电源侧N与PE合并（TN-C建模）；若按TN-S建模，N与PE必须分开，不能共PEN节点。 Signal to PE中，PEN仅连接发生器，SEC_L与PEN之间没有电气连接；必须补充次级到PE的寄生电容耦合路径，浪涌才有完整回流回路。
更新不易，请多多关注！ 记得 点赞❤️ + 收藏⭐️+ 关注，带你解锁更多硬件仿真黑科技！