技术栈
ic后端培训
IC拓荒者
1 个月前
数字后端培训
·
ic后端培训
·
innovus零基础
·
io ring
·
pad ring
·
redhawk
·
ir drop
芯片Tapeout power signoff 之IR Drop Redhawk Ploc文件格式及其意义
数字IC后端工程师在芯片流程最后阶段都会使用redhawk或voltus进行设计的IR Drop功耗signoff分析。必须确保静态，动态ir drop都符合signoff标准。
IC拓荒者
1 个月前
esd
·
数字ic后端
·
ic后端培训
·
innovus零基础
·
io ring
·
pad ring
·
checklist
芯片级IO (Pad) Ring &IP Checklist
SoC top顶层数字后端实现都会涉及到IO Ring （PAD Ring）的设计。这里面包括VDD IO,VDDIO IO, Signal IO, Corner IO，Filler IO，IO power cut cell等等。
IC拓荒者
2 个月前
occ
·
时钟产生电路
·
ic后端培训
·
时钟树综合
·
clock tree
·
innovus零基础
·
分段长clock tree
数字IC后端设计实现之分段长clock tree经典案例
最近发现很多读者问到分段长clock tree的做法，小编今天给大家分享几个SoC芯片中复杂时钟结构设计的分段长clock tree的应用案例。希望对各位的学习和工作有所助益。
IC拓荒者
2 个月前
数字ic后端
·
placement
·
ic后端培训
·
innovus零基础lab
·
innovus零基础
·
spacing rule
·
innnovus place
数字IC后端实现之PR工具中如何避免出现一倍filler的缝隙？
在数字IC后端实现中，由于有的工艺foundary不提供Filler1，所以PR工具Innovus和ICC2在做标准单元摆放时需要避免出现两个标准单元之间的缝隙间距是Filler1。为了实现这个目的，我们需要给PR工具施加一些特殊的placement constraint（典型案例就是咱们社区TSMC 28nm项目）。
IC拓荒者
2 个月前
数字后端
·
数字ic后端
·
ic后端培训
·
innovus零基础lab
·
innovus place
·
innovus零基础
·
scan chain
数字IC后端设计实现之Innovus place报错案例 (IMPSP-9099,9100三种解决方案)
最近吾爱IC社区星球会员问到跑place_opt_design时会报错退出的情况。小编今天把这个错误解决办法分享给大家。主要分享三个方法，大家可以根据自己的实际情况来选择。
IC拓荒者
2 个月前
lvs
·
数字ic后端
·
物理验证
·
ic后端培训
·
calibre lvs
·
vnw vpw
·
衬底接触
物理验证Calibre LVS | SMIC Process过LVS时VNW和VPW要如何做处理？
SMIC家工艺的数字后端实现PR chipfinish写出来的带PG netlist如下图所示。我们可以看到标准单元没有VNW和VPW pin的逻辑连接关系。 前几天小编在社区星球上分享了T12nm ananke_core CPU低功耗设计项目的Calibre LVS案例，就是关于标准单元VPP和VBB的连接问题。
IC拓荒者
7 个月前
数字ic后端
·
物理验证
·
数字后端设计
·
ic后端培训
·
calibre drc
·
drc violation
·
低功耗upf
数字IC后端物理验证PV | TSMC 12nm Calibre Base Layer DRC案例解析
基于TSMC 12nm ARM A55 upf flow后端设计实现训练营将于6月中旬正式开班！小班教学！目前还有3个名额，招满为止！有需要可以私信小编 ic-backend2018报名。吾爱IC社区所有训练营课程均为直播课！