SoC top顶层数字后端实现都会涉及到IO Ring （PAD Ring）的设计。这里面包括VDD IO,VDDIO IO, Signal IO, Corner IO，Filler IO，IO power cut cell等等。
数字后端零基础入门系列 | Innovus零基础LAB学习Day2
一般数字后端工程师完成soc top floorplan后都需要进行io ring的review。这个review主要是根据以下的check items来展开。完整版io ring checklist见下图表格所示。
IP主要也是涉及各个power net的连接要求，主要体现在power net的层次和宽度。
比如，这里以SMIC PLL为案例。它有一对Digital的电源和一对Analog的电源，分别是DVDD+DVSS和AVDD+AVSS。而且还需要加diode二极管，用来做AVSS和VSS之间的背靠背二极管。
芯片中的所有IP都应该按照这个表格来列出。甚至还需要算出IP的pg pin到IO PAD之间的电阻。
还有顶层soc top上很多模拟IP的ESD保护电路设计也需要进行reveiw。
这里以TSMC台积电Efuse IP的ESD保护电路设计为例来说明。
正常efuse这个IP都是不带IO和esd保护的。所以在做数字后端实现时需要添加好对应的IO和ESD保护电路。
ESD保护电路主要由IO CELL，Bump PAD和ESD Macro组成。这里的ESD Macro其实就是我们通常所说的ESD Clamp cell。这里需要确保R1ESD的电阻要小于R1EFUSE！确保当外部有大电流时，会走ESD保护电路这个分支，从而把ESD泄放掉。
