数字ic

研发一款CPU/SoC，到底需要哪些IP和功能单元？CPU 核心GPU 核心NPU / AI 加速单元DSP（数字信号处理器）FPU（浮点单元）L1 / L2 / L3 缓存

Power Compiler：UPF模式下的单元映射规则相关阅读Power Compilerhttps://blog.csdn.net/weixin_45791458/category_13013065.html?spm=1001.2014.3001.5482

Innovus：Cadence那些曾经的布局布线工具相关阅读Innovushttps://blog.csdn.net/weixin_45791458/category_13123362.html?spm=1001.2014.3001.5482

Genus：Cadence那些曾经的综合工具相关阅读Genushttps://blog.csdn.net/weixin_45791458/category_13003519.html?spm=1001.2014.3001.5482

内有小猪卖

Cadence 和 Synopsys 厂家设计流程在数字芯片设计领域，Cadence 和 Synopsys 是两家主导的EDA厂商。它们的工具链虽然名称不同，但在设计流程（前端到后端）上的节点是一一对应的。

数字IC基础：HDL数字仿真器的历史相关阅读数字IC基础https://blog.csdn.net/weixin_45791458/category_12365795.html

Design Compiler&HDL Compiler：可综合操作符SELECT_OP和MUX_OP的推断和综合相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

HDL Compiler：hdlin_preserve_sequential变量和preserve_sequential综合指令的使用相关阅读HDL Compilerhttps://blog.csdn.net/weixin_45791458/category_12893238.html?spm=1001.2014.3001.5482

SDC命令详解：使用report_transformed_registers命令进行报告相关阅读SDC命令详解https://blog.csdn.net/weixin_45791458/category_12931432.html?spm=1001.2014.3001.5482

数字IC后端实现之OCC电路分段时钟树综合实战解析大家好，我是有十多年数字IC后端实战经验的老司机，今天咱们来聊聊OCC电路在时钟树综合中的那些坑。在实际项目中，OCC（On-Chip Controller）电路可以说是时钟树设计中最让人头疼的部分之一，尤其是在高速测试模式下，clock path过长导致的时序问题简直让人崩溃。

SDC命令详解：使用write_environment命令进行输出相关阅读SDC命令详解https://blog.csdn.net/weixin_45791458/category_12931432.html?spm=1001.2014.3001.5482

SDC命令详解：使用write_app_var命令进行输出相关阅读SDC命令详解https://blog.csdn.net/weixin_45791458/category_12931432.html?spm=1001.2014.3001.5482

DSO.ai：基于AI的搜索优化型EDA工具介绍相关阅读DSO.aihttps://blog.csdn.net/weixin_45791458/category_13126364.html?spm=1001.2014.3001.5482

物理约束命令：创建芯片(Die)区域和核心(Core)区域相关阅读物理约束命令https://blog.csdn.net/weixin_45791458/category_13122483.html

Design Compiler：触发器的复制（set_register_replication命令）相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

Design Compiler：不可读单元的移除相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

SDC命令详解：使用write_parasitics命令进行输出相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

Design Compiler：增强型引脚负载电容建模（LoadUR、LoadUF、LoadLR、LoadLF）相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482

SDC命令详解：使用annotate_trace命令进行调试相关阅读SDC命令详解https://blog.csdn.net/weixin_45791458/category_12931432.html?spm=1001.2014.3001.5482

Design Compiler：Multibit优化（增强型布局感知的Multibit Banking流程）相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm=1001.2014.3001.5482