Xilinx A7开发板LVDS IO无输出问题解决方法

使用A7-35T FGG484的FPGA开发板bank16上的IO作为差分LVDS的输入输出,搭建输入输出测试工程发现LVDS可以输入、无法输出。查阅UG471,找到如下信息:

手册中已经针对A7的LVDS做了明确的应用说明:

(1)HP bank上的lvds io,使用LVDS电平标准,作为输出使用时,bank电压必须为1.8V;作为输入使用时,必须使用内部差分端接,可通过打开原语中的属性DIFF_TERM = TRUE。

(2)HR bank上的lvds io,使用LVDS_25电平标准,作为输出使用时,bank电压必须为2.5V; 作为输入使用时,必须使用内部差分端接,可通过打开原语中的属性DIFF_TERM = TRUE。

查阅DS180,确认A7-35T FGG484的bank属性:

可以看到该型号的FPGA只有HR bank。

定位到开发板的bank16作为HR BANK,供电使用的是3.3V供电,不满足LVDS输出的要求;直接将当前5V转3.3V的LDO吹下,外接稳压源调至2.5V进行测试,发现LVDS输出正常。后续将对应的LDO型号进行pin2pin更换,可以正常输出LVDS差分信号。

相关推荐
傻智智爱吃糖3 小时前
Xilinx 7系列fpga在线升级和跳转
fpga开发
hahaha60168 小时前
ARINC818协议(二)
网络·fpga开发
weixin_467209289 小时前
ZYNQ系列SOC或FPGA常用核心电源方案选型
fpga开发
Seele Vollerei❀1 天前
FPGA-DDS技术的波形发生器
fpga开发
2201_755183711 天前
【FPGA】——DDS信号发生器设计
fpga开发
芯语新源1 天前
designware IP如何被FPGA综合
fpga开发
Born_t0ward1 天前
基于FPGA实现BPSK 调制
fpga开发
且听风吟5671 天前
深度为16,位宽8bit的单端口SRAM——学习记录
学习·fpga开发
鸡精拌饭1 天前
FPAG IP核调用小练习
fpga开发
爱喝西北风的东北风1 天前
DDS波形发生器仿真及技术原理
单片机·嵌入式硬件·fpga开发