[HDLBits] Mt2015 muxdff

Taken from ECE253 2015 midterm question 5

Consider the sequential circuit below:

Assume that you want to implement hierarchical Verilog code for this circuit, using three instantiations of a submodule that has a flip-flop and multiplexer in it. Write a Verilog module (containing one flip-flop and multiplexer) named top_module for this submodule.

复制代码
module top_module (
	input clk,
	input L,
	input r_in,
	input q_in,
	output reg Q);
	wire D;
    assign D = L ? r_in : q_in;
    always@(posedge clk) Q<=D;
endmodule

这里体现出来,必须分开分步写各个器件。

相关推荐
JJ_KING&6 小时前
FPGA实现直流电机转速、电压、电流测量系统(基于EP4CE6F17C8 + INA226)
fpga开发·课程设计
测试专家7 小时前
HKM9000视频处理卡
fpga开发
li星野12 小时前
打工人日报#20251009
fpga开发
cycf13 小时前
Vivado 时序约束的完整作战地图(二)
fpga开发
cycf13 小时前
时钟周期约束(三)
fpga开发
szxinmai主板定制专家13 小时前
RK3588+AI算力卡替代英伟达jetson方案,大算力,支持FPGA自定义扩展
arm开发·人工智能·分布式·fpga开发
ARM+FPGA+AI工业主板定制专家15 小时前
基于NVIDIA ORIN+FPGA+AI自动驾驶硬件在环注入测试
人工智能·fpga开发·机器人·自动驾驶
bnsarocket15 小时前
Verilog和FPGA的自学笔记4——多路选择器(always语句)
笔记·fpga开发·编程·verilog·自学·硬件编程
爱吃汽的小橘15 小时前
使用乒乓ram去直流分量
fpga开发
技术小白爱FPGA16 小时前
Altera Fpga PCI master 设计
fpga开发