VScode中写Verilog时,iverilog语法自动纠错功能不起作用

VScode中编写Verilog时,iverilog语法自动纠错功能不起作用

问题 :按照教程搭建vscode下Verilog编译环境,发现语法纠错功能一直无效,检查了扩展Verilog-HDL/SystemVerilog/Bluespec SystemVerilog的配置也没有任何问题。




错误原因 :反复检查后发现是因为测试代码是存放在中文路径下的原因。
解决方法 :确保代码和工程的路程中不含中文。
代码改为存放在英文路径下后,出现语法问题时,便能自动报错了,但不会即时显示报错,代码改动后需要ctrl+s保存之后才会显示语法是否有问题的报错。

相关推荐
Ven%3 小时前
VsCode如何使用默认程序打开word Excel pdf等文件
ide·vscode·pdf·编辑器
Silence4Allen3 小时前
VSCode 设置源代码根目录
ide·vscode·python·编辑器·pythonpath
mosepplin5 小时前
VSCODE 报错Fatal error: can‘t create CMakeFiles/hello_world.elf.dir/C_/Users/...
ide·vscode·编辑器
青松@FasterAI6 小时前
【动手学大模型开发】VSCode 连接远程服务器
服务器·ide·vscode
斗转星移314 小时前
Ubuntu20.04 中使用vscode中编辑查看PlantUML
linux·vscode·uml·plantuml
timing99417 小时前
LVGL在VScode的WSL2中仿真
ide·vscode·编辑器
Zhuai-行淮18 小时前
vscode和git 踩坑
ide·git·vscode
Zww08911 天前
出现delete CR eslint错误
vscode
沉迷...1 天前
详解.vscode 下的json .vscode文件夹下各个文件的作用
ide·vscode·json
小妖6661 天前
vscode vue文件单行注释失效解决办法
ide·vscode·编辑器