VScode中写Verilog时,iverilog语法自动纠错功能不起作用

VScode中编写Verilog时,iverilog语法自动纠错功能不起作用

问题 :按照教程搭建vscode下Verilog编译环境,发现语法纠错功能一直无效,检查了扩展Verilog-HDL/SystemVerilog/Bluespec SystemVerilog的配置也没有任何问题。




错误原因 :反复检查后发现是因为测试代码是存放在中文路径下的原因。
解决方法 :确保代码和工程的路程中不含中文。
代码改为存放在英文路径下后,出现语法问题时,便能自动报错了,但不会即时显示报错,代码改动后需要ctrl+s保存之后才会显示语法是否有问题的报错。

相关推荐
还是鼠鼠3 小时前
Node.js中间件的5个注意事项
javascript·vscode·中间件·node.js·json·express
XINVRY-FPGA3 小时前
Xilinx FPGA XCVC1902-2MSEVSVA2197 Versal AI Core系列芯片的详细介绍
人工智能·嵌入式硬件·5g·ai·fpga开发·云计算·fpga
移远通信5 小时前
QuecPython 的 VScode 环境搭建和使用教程
ide·vscode·编辑器
阿杜杜不是阿木木6 小时前
使用ollama部署本地大模型(没有GPU也可以),实现IDEA和VS Code的git commit自动生成
linux·git·vscode·ai·intellij-idea·ollama
超级大咸鱼16 小时前
verilog利用线性插值实现正弦波生成器(dds)
matlab·fpga·dds·线性插值
rainFFrain1 天前
单例模式与线程安全
linux·运维·服务器·vscode·单例模式
suanday_sunny1 天前
VSCode运行,各类操作缓慢,如何清理
ide·vscode·编辑器
信计小白1 天前
vscode报Module containing this breakpoint has not yet loaded
ide·vscode·编辑器
MonkeyKing_sunyuhua2 天前
Visual Studio Code 进行汉化
ide·vscode·编辑器
沫夕残雪2 天前
HTTP,请求响应报头,以及抓包工具的讨论
网络·vscode·网络协议·http