【USRP】集成化仪器系列2 :示波器,基于labview实现

USRP 示波器

1、设备IP地址:默认为192.168.10.2,请勿

修改,运行阶段无法修改。

2、中心频率:当需要生成不同频率单载波的

时候请直接修改中心频率,在运行的时候您

也可以直接修改中心频率。

3、接收增益:0到31.5,步进0.5,程序运行的

时候可以进行实时的修改。

4、信号带宽:大于被采集信号最大带宽的2倍

5、采集时间:根据需求进行设计

注意:

1、示波器运行之后,工作为双通道;

2、通过调制波形图,可以查看波形;

3、支持通道的隐藏

USRP 仪器 连载系列

【USRP】集成化仪器系列1 :信号源,基于labview实现
【USRP】集成化仪器系列2 :示波器,基于labview实现
【USRP】集成化仪器系列3 :频谱仪,基于labview实现

相关推荐
DuHz7 小时前
车对车对向交汇场景的毫米波路径损耗建模论文精读
论文阅读·算法·汽车·信息与通信·信号处理
晓晓暮雨潇潇7 小时前
Diamond基础6:LatticeFPGA配置流程
fpga开发·diamond·lattice·latticeecp3
添砖java‘’8 小时前
常见的进程间通信方式详解
linux·c++·操作系统·信息与通信·进程通信
江蘇的蘇8 小时前
基于7系列FPGA实现万兆网通信
fpga开发
DuHz10 小时前
汽车FMCW雷达互扰下的快速目标检测:谱峰累积法与泊松CFAR精读与推导
论文阅读·算法·目标检测·汽车·信息与通信·信号处理
GateWorld11 小时前
FPGA实战:一段让我重新认识时序收敛的FPGA迁移之旅
fpga开发·实战经验·fpga时序收敛·建立保持时间
GateWorld12 小时前
性能飞跃:DDR4特性解析与FPGA实战指南
fpga开发·信号完整性·ddr3·ddr4
第二层皮-合肥13 小时前
50天学习FPGA第21天-verilog的时序与延迟
学习·fpga开发
范纹杉想快点毕业13 小时前
FPGA实现同步RS422转UART方案
数据库·单片机·嵌入式硬件·fpga开发·架构
s09071361 天前
Xilinx FPGA使用 FIR IP 核做匹配滤波时如何减少DSP使用量
算法·fpga开发·xilinx·ip core·fir滤波