【USRP】集成化仪器系列2 :示波器,基于labview实现

USRP 示波器

1、设备IP地址:默认为192.168.10.2,请勿

修改,运行阶段无法修改。

2、中心频率:当需要生成不同频率单载波的

时候请直接修改中心频率,在运行的时候您

也可以直接修改中心频率。

3、接收增益:0到31.5,步进0.5,程序运行的

时候可以进行实时的修改。

4、信号带宽:大于被采集信号最大带宽的2倍

5、采集时间:根据需求进行设计

注意:

1、示波器运行之后,工作为双通道;

2、通过调制波形图,可以查看波形;

3、支持通道的隐藏

USRP 仪器 连载系列

【USRP】集成化仪器系列1 :信号源,基于labview实现
【USRP】集成化仪器系列2 :示波器,基于labview实现
【USRP】集成化仪器系列3 :频谱仪,基于labview实现

相关推荐
希言自然也18 小时前
FPGA 时序分析(一)
fpga开发
我找到地球的支点啦21 小时前
Matlab系列(005) 一 归一化
人工智能·机器学习·matlab·信息与通信
I'm a winner1 天前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费1 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发
hahaha60162 天前
pcie实现虚拟串口
stm32·单片机·fpga开发
9527华安2 天前
FPGA高端项目:图像采集+Aurora 8B10B+UDP图传架构,基于GTH高速收发器的光口转网口,提供工程源码和技术支持
fpga开发·架构·udp·aurora·gth·高速收发器·aurora 8b10b
VVVVWeiYee2 天前
TCP/UDP详解(一)
运维·网络·tcp/ip·udp·信息与通信
徐晓康的博客2 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
listhi5203 天前
FPGA设计中的信号完整性量化与优化:探索高速数字系统的关键路径
fpga开发
hahaha60163 天前
xilinx的oddr原语是否可以直接使用verilog实现?
fpga开发