FPGA | Verilog仿真VHDL文件

当VHDL模块中有Generic块时,应该怎么例化?

VHDL模块代码

VHDL 复制代码
entity GenericExample is
    generic (
        DATA_WIDTH : positive := 8;  -- 泛型参数:数据宽度
        ENABLE_FEATURE : boolean := true  -- 泛型参数:是否启用特定功能
    );
    Port ( 
        clk : in STD_LOGIC;
        reset : in STD_LOGIC;
        data_in : in STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0);
        data_out : out STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0)
    );
end GenericExample;

Verilog仿真代码

Verilog 复制代码
// 实例化泛型实体
GenericExample 
    #(
        .DATA_WIDTH     (8          ),    // 设置数据宽度为8     
        .ENABLE_FEATURE (1          )     // 启用特定功能            
    )                                                                
    UUT(                                                             
        .clk            (clk        ),                               
        .reset          (reset      ),                               
        .data_in        (data_in    ),                               
        .data_out       (data_out   )                                
    );
相关推荐
XINVRY-FPGA4 天前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
XINVRY-FPGA7 天前
XCVP1902-2MSEVSVA6865 AMD 赛灵思 XilinxVersal Premium FPGA
人工智能·嵌入式硬件·神经网络·fpga开发·云计算·腾讯云·fpga
芒果树技术7 天前
MT-PXle RIO模块【高性能FPGA+ LVDS】采用FPGA实现高效LVDS通讯
fpga开发·模块测试·fpga
m0_5750463410 天前
FPGA数据流分析
数据分析·fpga·数据流分析
forgeda10 天前
半年报中的FPGA江湖:你打你的,我打我的
fpga·行业现状·竞争格局
璞致电子12 天前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
电子凉冰14 天前
FPGA入门-分频器
fpga开发·fpga
闻道且行之15 天前
FPGA|Quartus II 中使用TCL文件进行引脚一键分配
fpga开发·verilog·tcl
一丢沙17 天前
Verilog 硬件描述语言自学——重温数电之典型组合逻辑电路
开发语言·算法·fpga开发·verilog
FPGA IP22 天前
基于LZO的无损数据压缩IP,高性能压缩速率32Gbps,压缩率50%,适用FPGA&ASIC
ip·fpga·无损压缩·lzo