FPGA | Verilog仿真VHDL文件

当VHDL模块中有Generic块时,应该怎么例化?

VHDL模块代码

VHDL 复制代码
entity GenericExample is
    generic (
        DATA_WIDTH : positive := 8;  -- 泛型参数:数据宽度
        ENABLE_FEATURE : boolean := true  -- 泛型参数:是否启用特定功能
    );
    Port ( 
        clk : in STD_LOGIC;
        reset : in STD_LOGIC;
        data_in : in STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0);
        data_out : out STD_LOGIC_VECTOR(DATA_WIDTH - 1 downto 0)
    );
end GenericExample;

Verilog仿真代码

Verilog 复制代码
// 实例化泛型实体
GenericExample 
    #(
        .DATA_WIDTH     (8          ),    // 设置数据宽度为8     
        .ENABLE_FEATURE (1          )     // 启用特定功能            
    )                                                                
    UUT(                                                             
        .clk            (clk        ),                               
        .reset          (reset      ),                               
        .data_in        (data_in    ),                               
        .data_out       (data_out   )                                
    );
相关推荐
通信小小昕1 天前
FPGA|Verilog-SPI驱动
fpga开发·蓝桥杯·优化·verilog·spi·竞赛
啄缘之间4 天前
17. 示例:用assert property检查FIFO空满标志冲突
学习·fpga开发·verilog·uvm·sv
Gn.4524 天前
FPGA-DE2115开发板实现4位全加器、3-8译码器。
笔记·fpga
贝塔实验室6 天前
FPGA 配置原理
经验分享·笔记·其他·fpga开发·硬件架构·硬件工程·fpga
9527华安7 天前
UltraScale系列FPGA实现SDI转PCIE3.0采集卡,基于UltraScale GTH+XDMA架构,提供工程源码和技术支持
fpga开发·fpga·采集卡·gth·sdi·pcie3.0
啄缘之间13 天前
7. 覆盖率:covergroup/coverpoint/cross
学习·测试用例·verilog·uvm·sv
FPGA狂飙13 天前
快速傅里叶变换(FFT):从数学公式到5G信号,揭开数字世界的“频率密码”
fpga开发·信号处理·verilog·fpga·vivado
啄缘之间15 天前
4. 示例:创建带约束的随机地址生成器(范围0x1000-0xFFFF)
学习·测试用例·verilog·uvm·sv
啄缘之间18 天前
4.6 学习UVM中的“report_phase“,将其应用到具体案例分为几步?
学习·verilog·uvm·sv
沐欣工作室_lvyiyi21 天前
基于物联网的智能蔬菜仓库设计(论文+源码)
人工智能·stm32·单片机·嵌入式硬件·物联网·fpga