xilinx的原语的使用

xilinx的原语的使用

在学习FPGA实现千兆网时需要GMII转RGMII,这就涉及了原语的使用,特此记录!

一、原语

复制代码
与RGMII接口相关的原语:
BUFG:全局时钟网络
BUFIO:只能采集IO的数据,采集IO数据的时候延时是最低的
IDDR:双沿数据的采样,输出多位的数据
ODDR:输出,将输入的两bit数据在时钟的双沿进行输出,输出1位的双沿数据。
IDELAYE2和IDELAYCTRL:对数据进行延迟

注:在ug472手册有详细的介绍

二、GMMI和GMII接口的转化

rgmii_rxc要连接到开发板上SRCC/MRCC类型的引脚上,否则编译错误,这些类型是专用的时钟网络

单端信号和差分信号:单端就是只用1跟线完成数据的传输,比如点亮led灯。差分信号就是需要两跟线来完成传输,优点:传输距离远,抗干扰强,更文稳定。

单端信号支持的电平标准:LVCMOS、LVTTL、HSTL、PCI、SSTL。

差分信号支持的电平标准:LVDS 、Mini_LVDS,RSDS,PPDS,BLVDS,differential HSTL and SSTL。

IDDR有三种模式:

  • OPPOSITE EDGE mode
  • SAME EDGE mode
  • SAME EDGE PIPELINED mode(使用比较多)

三种方式都是在时钟的上升沿和下降采集数据,不同的地方是对数据的输出方式不同。

1)OPPOSITE EDGE mode,双沿采样时序图:在时钟的上升沿和下降沿对一位的数据D进行采样,通过Q1和Q2进行输出。输出的数据Q1和Q2有相位差。

2)SAME EDGE mode模式:

3)SAME EDGE PIPELINED mode

IDDR的示意图:

IDDR引脚的含义:

IDDR置位和复位的引脚:高电平有效

IDDR参数设置:

IDDR原语:

四、ODDR的两种模式:

复制代码
1、OPPOSITE EDGE mode
2、SAME EDGE mode

1)模式1:OPPOSITE EDGE mode。输入的两bit数据D1,D2转成1bit数据OQ的输出。输入的两位数据有相位的偏差

2)模式2:SAME EDGE mode。输入的两位数据无相位的偏差

(常用这种模式)

ODDR原语的框图和端口介绍

ODDR参数设置:

复制代码
		--晓凡  2023年10月2日于武汉书
相关推荐
易享电子1 天前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
cycf1 天前
系统同步接口输入延迟(五)
fpga开发
cmc10281 天前
131.如何区分FPGA芯片型号是-2l还是-2方法
fpga开发
sz66cm2 天前
FPGA基础 -- 无毛刺时钟切换(glitch-free clock switching)
fpga开发
Blossom.1182 天前
把AI“绣”进丝绸:生成式刺绣神经网络让古装自带摄像头
人工智能·pytorch·python·深度学习·神经网络·机器学习·fpga开发
电子凉冰2 天前
FPGA强化-VGA显示设计与验证
fpga开发
XINVRY-FPGA2 天前
XC7A100T-2FGG484I Xilinx Artix-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·信息与通信·信号处理·fpga
cmc10282 天前
129.FPGA绑定管脚时差分管脚只绑_p是不行的,tx与rx只绑一个也不行
fpga开发
望获linux2 天前
【实时Linux实战系列】FPGA 与实时 Linux 的协同设计
大数据·linux·服务器·网络·数据库·fpga开发·操作系统
cycf2 天前
系统同步输出延迟分析(七)
fpga开发