xilinx的原语的使用

xilinx的原语的使用

在学习FPGA实现千兆网时需要GMII转RGMII,这就涉及了原语的使用,特此记录!

一、原语

复制代码
与RGMII接口相关的原语:
BUFG:全局时钟网络
BUFIO:只能采集IO的数据,采集IO数据的时候延时是最低的
IDDR:双沿数据的采样,输出多位的数据
ODDR:输出,将输入的两bit数据在时钟的双沿进行输出,输出1位的双沿数据。
IDELAYE2和IDELAYCTRL:对数据进行延迟

注:在ug472手册有详细的介绍

二、GMMI和GMII接口的转化

rgmii_rxc要连接到开发板上SRCC/MRCC类型的引脚上,否则编译错误,这些类型是专用的时钟网络

单端信号和差分信号:单端就是只用1跟线完成数据的传输,比如点亮led灯。差分信号就是需要两跟线来完成传输,优点:传输距离远,抗干扰强,更文稳定。

单端信号支持的电平标准:LVCMOS、LVTTL、HSTL、PCI、SSTL。

差分信号支持的电平标准:LVDS 、Mini_LVDS,RSDS,PPDS,BLVDS,differential HSTL and SSTL。

IDDR有三种模式:

  • OPPOSITE EDGE mode
  • SAME EDGE mode
  • SAME EDGE PIPELINED mode(使用比较多)

三种方式都是在时钟的上升沿和下降采集数据,不同的地方是对数据的输出方式不同。

1)OPPOSITE EDGE mode,双沿采样时序图:在时钟的上升沿和下降沿对一位的数据D进行采样,通过Q1和Q2进行输出。输出的数据Q1和Q2有相位差。

2)SAME EDGE mode模式:

3)SAME EDGE PIPELINED mode

IDDR的示意图:

IDDR引脚的含义:

IDDR置位和复位的引脚:高电平有效

IDDR参数设置:

IDDR原语:

四、ODDR的两种模式:

复制代码
1、OPPOSITE EDGE mode
2、SAME EDGE mode

1)模式1:OPPOSITE EDGE mode。输入的两bit数据D1,D2转成1bit数据OQ的输出。输入的两位数据有相位的偏差

2)模式2:SAME EDGE mode。输入的两位数据无相位的偏差

(常用这种模式)

ODDR原语的框图和端口介绍

ODDR参数设置:

复制代码
		--晓凡  2023年10月2日于武汉书
相关推荐
9527华安17 小时前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf20 小时前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8271 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统
阿sir1982 天前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发
@晓凡2 天前
NIOS ii工程移植路径问题
fpga开发·nios ii