IC工程师职场必备《经典Verilog100多个代码案例》(附下载)

对于IC行业的人员而言,Verilog是最基础的入门,用于数字电路的系统设计,很多的岗位都会用到,可对算法级、门级、开关级等多种抽象设计层次进行建模。

Verilog由于其简单的语法,和C语言的相似性,目前被各大公司广泛使用。

要对Verilog语法有一定的了解,不要求一定掌握用法,但要做到没吃过猪肉,也要见过猪跑。对于出入职场的工程师而言,想要高效的写出Verilog要善于使用代码案例。今天移知教育小编就为大家分享《经典Verilog100多个代码案例》,希望能够帮助大家高效的编Verilog,感兴趣的同学可以私信获取。

4 位全加器

module adder4(cout,sum,ina,inb,cin);

output[3:0] sum;

output cout;

input[3:0] ina,inb;

input cin;

assign {cout,sum}=ina+inb+cin;

endmodule

4 位计数器

module count4(out,reset,clk);

output[3:0] out;

input reset,clk;

reg[3:0] out;

always @(posedge clk)

复制代码
       begin

       if (reset) out<=0;     //同步复位

       else    out<=out+1;    //计数

       end

endmodule

4 位计数器的仿真程序

`timescale 1ns/1ns

`include "count4.v"

module coun4_tp;

reg clk,reset; //测试输入信号定义为 reg 型

wire[3:0] out; //测试输出信号定义为 wire 型

parameter DELY=100;

count4 mycount(out,reset,clk); //调用测试对象

always #(DELY/2) clk = ~clk; //产生时钟波形

initial

begin //激励信号定义

复制代码
              clk =0; reset=0;

#DELY reset=1;

#DELY reset=0;

#(DELY*20) $finish;

end

//定义结果显示格式

initial m o n i t o r ( monitor( monitor(time,"clk=%d reset=%d out=%d", clk, reset,out);

endmodule




............

一 共 83页

好了,说了那么多,其实就希望大家能够多多了解关于半导体方面的内容。

小伙伴们赶快私信移知助教老师了解更多关于半导体方面的内容,现在就开始了解起来吧!

私信获取《经典Verilog100多个代码案例》

相关推荐
诸葛悠闲2 小时前
XCP协议在以太网上实现的配置
学习
遇印记3 小时前
大二java学习笔记:二维数组
java·笔记·学习
爱吃甜品的糯米团子4 小时前
Linux 学习笔记之进程管理、网络基础与常用软件安装
linux·网络·学习
bnsarocket5 小时前
Verilog和FPGA的自学笔记6——计数器(D触发器同步+异步方案)
笔记·fpga开发·verilog·自学·硬件编程
博览鸿蒙5 小时前
FPGA职位经典笔/面试题(附答案与解析)
fpga开发
Purple Coder5 小时前
面试-上海电力大学研一的学习经验
学习
饮浊酒6 小时前
Python学习-----小游戏之人生重开模拟器(普通版)
python·学习·游戏程序
li星野6 小时前
打工人日报#20251011
笔记·程序人生·fpga开发·学习方法
QT 小鲜肉6 小时前
【个人成长笔记】在Ubuntu中的Linux系统安装 anaconda 及其相关终端命令行
linux·笔记·深度学习·学习·ubuntu·学习方法
尤老师FPGA6 小时前
LVDS系列31:Xilinx 7系 ADC LVDS接口参考设计(二)
fpga开发