ic

【IC每日一题--单bitCDC跨时钟和同步FIFO】CDC概念：在涉及不同的时钟域(相位差和频率存在差异)，可能会导致数据在传输过程中出现亚稳态问题； CDC基本分类：单bit信号传输(脉冲传输)、多bit信号传输、快到慢时钟、慢到快时钟

【IC每日一题】题目：使用verilog来设计实现一个异步复位，同步释放功能；问题：对于D触发器来说，当rst_n1’b0时，D触发器发生复位，当rst_n1’b1时，D触发器正常工作；但是当rst_n信号重新回到1的时间和clk上升沿到来的信号非常接近时，D触发器可能会输出亚稳态，造成信号无法识别是1还是0；解决办法：异步复位：对为0的复位信号不做处理，让其正常异步复位；同步释放：对为1的复位信号打两拍，使其拉高时对齐时钟边沿，避免亚稳态；

【 IC每日一题】芯片最经常考虑的trade off: PPA; 概念背景：为什么需要低功耗设计，以手机为例，功耗越低，手机电池越耐用；功耗越低，意味着越环保、系统系统越稳定、系统越可靠、散热成本越低等；

【ARM】v8架构programmer guide(6)_MMU内存管理模块快进到内存管理模块吧，其他的后面再补充~目录1.1 TLB (Translation Lookaside Buffer)

C++版iwanna1大家好，我叫这是我58。C++版iwanna2

20240829版图的层次1 最常用 Esc：取消操作 i：插入元件版图 c：复制 m：移动 u：撤销上一步操作 q：查看属性 f：全局视图 e：显示设置（图层、栅格、走线模式等） r：矩形填充 o：放置通孔 p：放置走线 l：放置标签 s：拉伸形状 a：对齐（边缘、顶点、中心等）鼠标右键：放大局部视图点击鼠标滚轮：旋转版图（在移动时） Shift+m：图形合并 Shift+c：图形切割 k：测距

【数字时序】时钟树延迟偏差——CPPR adjustment接上一篇文章Innovus的时序报告解读，新版的貌似多了一些信息，比如CPPR Adjustment和Derate。不太清楚这两个是什么概念，搜索之后转载2篇后端工程师的博客如下：

【ARM】Cortex-A72技术手册(1)目录1.介绍1.1接口1.2 实现选项2.功能描述2.1 processor内部的组件2.2 接口2.2.1 Memory接口

【ARM】v8架构programmer guide(3)_ARMv8的寄存器目录4.ARMv8 registers4.1 AArch64 特殊寄存器4.1.1 Zero register

ISP IC/FPGA设计-第一部分-SC130GS摄像头分析-IIC通信（1）SC130GS通过一个引脚（SPI_I2C_MODE）选择使用IIC或SPI配置接口，通过查看摄像头模组的原理图，可知是使用IIC接口；通过手册可知IIC设备地址通过一个引脚控制，查看摄像头模组的原理图，使用R12和R21两个电阻实现上拉和下拉决定，仔细查看摄像头模组只焊接了R21，R12未焊接，最后结论是SID引脚下拉为0，设备地址为7’h30；注意这个是高7位值，最低位为IIC读写控制位；

USB （2）USB transaction以2.0的枚举过程为例。首先是TOKEN TRANSACTION，其次是DATA TRANSACTION，再次是Handshake Transaction。

FPGA领域入门佳作，简明深入，夯实基础《FPGA原理和结构》（可下载）FPGA作为一种高度灵活的硬件平台，正变得越来越重要。它能够根据设计者的需求，快速实现从简单的逻辑门到复杂的数字系统的转变。为了揭开FPGA的神秘面纱，让读者能够更深入地理解其原理和结构，特别推荐由日本专家田野英晴主编的《FPGA原理和结构》。

seu他山之石

PT通过size vt修时序脚本以下内容仅供学习参考

孤独的单刀

基于FPGA的数字信号处理（10）--定点数的舍入模式（1）四舍五入round将浮点数定量化为定点数时，有一个避不开的问题：某些小数是无法用有限个数的2进制数来表示的。比如：0.5(D) = 0.1(B)

孤独的单刀

基于FPGA的数字信号处理（5）--Signed的本质和作用Verilog中的signed是一个很多人用不好，或者说不太愿意用的一个语法。因为不熟悉它的机制，所以经常会导致运算结果莫名奇妙地出错。其实了解了signed以后，很多时候用起来还是挺方便的。

孤独的单刀

基于FPGA的数字信号处理（7）--如何确定Verilog表达式的位宽很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽，这常常会导致结果产生意想不到的错误。比如：

孤独的单刀

基于FPGA的数字信号处理（6）--如何确定Verilog表达式的符号尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？一个有符号数和一个无符号数的比较结果是有符号数还是无符号数？等等。接下来就一起研究下–如何确定一个表达式的正负符号。

芯片数字后端设计入门书单推荐（可下载）数字后端设计，作为数字集成电路设计的关键环节，承担着将逻辑设计转化为物理实现的重任。它不仅要求设计师具备深厚的电路理论知识，还需要对EDA工具有深入的理解和熟练的操作技能。尽管数字后端工作不像前端设计那样频繁涉及代码编写，但其对工程师的技术要求同样严格，特别是在低功耗设计、物理布局、时序分析等方面。

【有芯职说】数字芯片BES工程师今天来聊聊数字芯片BES工程师，其中BES是Back End Support的缩写，就是后端支持的意思。其实这个岗位是数字IC前端设计和数字IC后端设计之间的一座桥，完成从寄存器传输级设计到具体工艺的mapping和实现。这个岗位在不同的厂叫法不同，例如数字芯片前端流程工程师、数字IC设计流程工程师、数字IC设计中端工程师、数字电路前端asic flow工程师等，都是指的这个岗位角色。