ic

HT7183：16V, 4.5A的DC-DC升压转换器，常用在数码相机里HT7183是一款高功率异步升压转换器，集成120mΩ功率开关管，为便携式系统提供高效的小尺寸解决方案。具有2.6V至5.5V输入电压范围，可为各类不同供电的应用提供支持。该器件具备3A开关电流能力，并且能够提供高达16V的输出电压。还支持软启动，以及可调节的开关峰值电流限制。此外，该器件还提供有20V输出过压保护、和热关断保护。

【IC面试问题：UCIE PHY LSM && AXI && Cache】UCIE PHY LSM的状态： RESET：系统复位的状态； SBINI: SideBand初始化，在该状态对SideBand初始化，选择可用的SB Lane; MBINT: MainBand初始化，在该状态对MainBand初始化，修复后坏的MB Lane。在该状态下MainBand处于最低速； MBTRAIN: Mainband训练，在该状态对 Mainband 的 Clock、Valid、Data等Lane进行训练，使得UCIE链路工作在链路两端设备协商好的最高速或协商速率之下的物理最高速。PCI

【verilog教程】verilog带参数例化当一个模块被另一个模块引用例化时，高层模块可以对低层次模块的参数值进行改写。可以用关键字 defaram 通过模块层次调用的方法，来改写低层次模块的参数值。

【verilog教程】verilog函数在 verilog 中，可以利用任务（关键字为 task）和函数（关键字为 function），将重复性的行为级设计进行提取，并在多个地方调用，来避免重复写代码。

【verilog教程】verilog任务和函数（function）一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用。函数一般用于组合逻辑的各种转换和计算；而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。

【IC每日一题--单bitCDC跨时钟和同步FIFO】CDC概念：在涉及不同的时钟域(相位差和频率存在差异)，可能会导致数据在传输过程中出现亚稳态问题； CDC基本分类：单bit信号传输(脉冲传输)、多bit信号传输、快到慢时钟、慢到快时钟

【IC每日一题】题目：使用verilog来设计实现一个异步复位，同步释放功能；问题：对于D触发器来说，当rst_n1’b0时，D触发器发生复位，当rst_n1’b1时，D触发器正常工作；但是当rst_n信号重新回到1的时间和clk上升沿到来的信号非常接近时，D触发器可能会输出亚稳态，造成信号无法识别是1还是0；解决办法：异步复位：对为0的复位信号不做处理，让其正常异步复位；同步释放：对为1的复位信号打两拍，使其拉高时对齐时钟边沿，避免亚稳态；

【 IC每日一题】芯片最经常考虑的trade off: PPA; 概念背景：为什么需要低功耗设计，以手机为例，功耗越低，手机电池越耐用；功耗越低，意味着越环保、系统系统越稳定、系统越可靠、散热成本越低等；

【ARM】v8架构programmer guide(6)_MMU内存管理模块快进到内存管理模块吧，其他的后面再补充~目录1.1 TLB (Translation Lookaside Buffer)

C++版iwanna1大家好，我叫这是我58。C++版iwanna2

20240829版图的层次1 最常用 Esc：取消操作 i：插入元件版图 c：复制 m：移动 u：撤销上一步操作 q：查看属性 f：全局视图 e：显示设置（图层、栅格、走线模式等） r：矩形填充 o：放置通孔 p：放置走线 l：放置标签 s：拉伸形状 a：对齐（边缘、顶点、中心等）鼠标右键：放大局部视图点击鼠标滚轮：旋转版图（在移动时） Shift+m：图形合并 Shift+c：图形切割 k：测距

【数字时序】时钟树延迟偏差——CPPR adjustment接上一篇文章Innovus的时序报告解读，新版的貌似多了一些信息，比如CPPR Adjustment和Derate。不太清楚这两个是什么概念，搜索之后转载2篇后端工程师的博客如下：

【ARM】Cortex-A72技术手册(1)目录1.介绍1.1接口1.2 实现选项2.功能描述2.1 processor内部的组件2.2 接口2.2.1 Memory接口

【ARM】v8架构programmer guide(3)_ARMv8的寄存器目录4.ARMv8 registers4.1 AArch64 特殊寄存器4.1.1 Zero register

ISP IC/FPGA设计-第一部分-SC130GS摄像头分析-IIC通信（1）SC130GS通过一个引脚（SPI_I2C_MODE）选择使用IIC或SPI配置接口，通过查看摄像头模组的原理图，可知是使用IIC接口；通过手册可知IIC设备地址通过一个引脚控制，查看摄像头模组的原理图，使用R12和R21两个电阻实现上拉和下拉决定，仔细查看摄像头模组只焊接了R21，R12未焊接，最后结论是SID引脚下拉为0，设备地址为7’h30；注意这个是高7位值，最低位为IIC读写控制位；

USB （2）USB transaction以2.0的枚举过程为例。首先是TOKEN TRANSACTION，其次是DATA TRANSACTION，再次是Handshake Transaction。

FPGA领域入门佳作，简明深入，夯实基础《FPGA原理和结构》（可下载）FPGA作为一种高度灵活的硬件平台，正变得越来越重要。它能够根据设计者的需求，快速实现从简单的逻辑门到复杂的数字系统的转变。为了揭开FPGA的神秘面纱，让读者能够更深入地理解其原理和结构，特别推荐由日本专家田野英晴主编的《FPGA原理和结构》。

seu他山之石

PT通过size vt修时序脚本以下内容仅供学习参考

孤独的单刀

基于FPGA的数字信号处理（10）--定点数的舍入模式（1）四舍五入round将浮点数定量化为定点数时，有一个避不开的问题：某些小数是无法用有限个数的2进制数来表示的。比如：0.5(D) = 0.1(B)