【【萌新的SOC学习之重新起航SOC】】

萌新的SOC学习之重新起航SOC

ZYNQ PL 部分等价于 Xilinx 7 系列 FPGA

PS端:Zynq 实际上是一个以处理器为核心的系统,PL 部分可以看作是它的一个外设。

我们可以通过使用AXI(Advanced eXtensible Interface)接口的方式调用 IP 核,系统通过 AXI 接口将 IP 与处理器连接,也就是实现 PL 与 PS 互联。Zynq-7000 系列的亮点在于它包含了完整的 ARM 处理器系统,且处理器系统中集成了内存控制器和大量的外设,使 Cortex-A9 处理器可以完全独立于可编程逻辑单元。实际上在 Zynq 中,PL 和 PS 两部分的供电电路是独立的,这样 PS 或 PL 部分不被使用的话就可以被断电。

我们从PS的最小系统出发了解整个体系结构

我们从基本的hello 出发

对于创建的IP核经过删减只留下了

一个是DDR 另一个是UART的串口

对于PS端 只要点击 generate output products 它会自动帮我们进行管脚分配

然后点击 create HDL Wrapper 为我们的设计生成一个硬件描述文件的顶层文件

这是用verilog语言写下来的

现在硬件的搭建已经结束了

我们现在来看整体结构

因为我们并不需要PL端 所以就不需要生成比特流文件了

硬件的最后一步直接导出到SDK

接下来的SDK就是软件开发环境

应用软件会在硬件上执行

ok掌握了最最最基础的SOC逻辑

我们投入更加多的设计

接下来我们学习 GPIO之MIO控制LED实验

我们从GPIO这部分了解到了PS PL的内容包含

PS包含了  processing System

1.APU

2.Memory interfaces

3.I/O peripherals

4.Interconnect

PL--FPGA

GPIO是一个外设用来对器件的引脚作观测和控制

MIO模块 实现多路复用的效果

相关推荐
摸鱼的老谭1 小时前
Java学习之旅第二季-13:方法重写
java·学习·方法重写
larry_dongy3 小时前
【学习记录】vscode+ros2+cpp调试
vscode·学习
递归不收敛3 小时前
吴恩达机器学习课程(PyTorch适配)学习笔记:1.5 决策树与集成学习
pytorch·学习·机器学习
菜鸟‍3 小时前
【论文学习】2025年图像处理顶会论文
图像处理·人工智能·学习
Logintern093 小时前
【学习篇】Redis 分布式锁
redis·分布式·学习
A9better3 小时前
嵌入式开发学习日志38——stm32之看门狗
stm32·嵌入式硬件·学习
Vizio<7 小时前
《基于 ERT 的稀疏电极机器人皮肤技术》ICRA2020论文解析
论文阅读·人工智能·学习·机器人·触觉传感器
weixin_514221859 小时前
FDTD与matlab、python耦合
python·学习·matlab·fdtd
递归不收敛10 小时前
吴恩达机器学习课程(PyTorch 适配)学习笔记大纲
pytorch·学习·机器学习
不太可爱的叶某人10 小时前
【学习笔记】kafka权威指南——第10章 监控kafka (7-10章只做了解)
笔记·学习·kafka