「Verilog学习笔记」使用generate…for语句简化代码

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

分析

generate...for语句是Verilog HDL语言特有的语句,使用循环结构编写可综合的多个形式相近的代码,循环变量必须由特定关键字genvar声明。

复制代码
`timescale 1ns/1ns
module gen_for_module( 
    input [7:0] data_in,
    output [7:0] data_out
);
    genvar i ;
    parameter N = 8 ;

    generate 
        for (i = 0 ; i < N ; i = i + 1) 
        begin : data_reverse // 生成块名字(必需)
            assign data_out[i] = data_in[N - i - 1] ;
        end
    endgenerate
 
endmodule
相关推荐
X_StarX2 小时前
【Unity笔记02】订阅事件-自动开门
笔记·学习·unity·游戏引擎·游戏开发·大学生
MingYue_SSS2 小时前
开关电源抄板学习
经验分享·笔记·嵌入式硬件·学习
巴伦是只猫2 小时前
【机器学习笔记 Ⅱ】1 神经网络
笔记·神经网络·机器学习
weixin_437398212 小时前
转Go学习笔记(2)进阶
服务器·笔记·后端·学习·架构·golang
慕y2742 小时前
Java学习第十六部分——JUnit框架
java·开发语言·学习
peace..3 小时前
温湿度变送器与电脑进行485通讯连接并显示在触摸屏中(mcgs)
经验分享·学习·其他
teeeeeeemo3 小时前
回调函数 vs Promise vs async/await区别
开发语言·前端·javascript·笔记
软件黑马王子4 小时前
C#系统学习第八章——字符串
开发语言·学习·c#
strongwyy6 小时前
蓝牙墨水屏上位机学习(2)
学习
九皇叔叔6 小时前
(3)手摸手-学习 Vue3 之 变量声明【ref 和 reactive】区别
学习