算数运算中，输入输出的负数全用补码来表示，例如用三位小数位来表示的定点小数a=-1.625和b=-1.375。那么原码分别为a=6b'101101, b=6'b101011, 补码分别是a=6'b110011，b=6'b110101；
如果想在fpga中实现a*b，则需要将a和b用补码来定义，a*b得到11'b00010001111（正数补码就是原码）；根据定点小数运算规则，现在是6个小数位，1个符号位和4个整数位，所以a*b=10.001111=2.234375
结果：
相关推荐
小眼睛FPGA36 分钟前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加forgeda6 小时前
如何将FPGA设计验证效率提升1000倍以上(2)9527华安17 小时前
FPGA实现40G网卡NIC，基于PCIE4C+40G/50G Ethernet subsystem架构，提供工程源码和技术支持search719 小时前
写Verilog 的环境：逻辑综合、逻辑仿真search71 天前
Verilog 语法介绍 1-1结构小眼睛FPGA1 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例幸运学者1 天前
xilinx axi datamover IP使用demo搬砖的小码农_Sky1 天前
XILINX Zynq-7000系列FPGA的架构热爱学习地派大星2 天前
FPGA矩阵算法实现热爱学习地派大星2 天前
Xilinx FPGA功耗评估