FPGA运算

算数运算中,输入输出的负数全用补码来表示,例如用三位小数位来表示的定点小数a=-1.625和b=-1.375。那么原码分别为a=6b'101101, b=6'b101011, 补码分别是a=6'b110011,b=6'b110101;

如果想在fpga中实现a*b,则需要将a和b用补码来定义,a*b得到11'b00010001111(正数补码就是原码);根据定点小数运算规则,现在是6个小数位,1个符号位和4个整数位,所以a*b=10.001111=2.234375

结果:

相关推荐
ALINX技术博客14 小时前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
Genevieve_xiao16 小时前
【verilog】如何一小时成为verilog高手(并非
fpga开发
从此不归路17 小时前
FPGA 结构与 CAD 设计(第3章)上
ide·fpga开发
Aaron158819 小时前
基于VU13P在人工智能高速接口传输上的应用浅析
人工智能·算法·fpga开发·硬件架构·信息与通信·信号处理·基带工程
碎碎思19 小时前
在 FPGA 上实现并行脉冲神经网络(Spiking Neural Net)
人工智能·深度学习·神经网络·机器学习·fpga开发
集芯微电科技有限公司21 小时前
替代HT6310/KP3310离线式AC-DC无感线性稳压器
数据结构·人工智能·单片机·嵌入式硬件·fpga开发
minglie11 天前
Zynq上UART/IIC/SPI的24个实验-第0课:目录
fpga开发
FPGA小c鸡1 天前
FPGA摄像头到屏幕完整链路:从OV5640采集到HDMI实时显示(附完整工程代码)
fpga开发
dai8910111 天前
使用紫光同创FPGA实现HSSTLP IP支持的线速率
fpga开发
s09071361 天前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds