FPGA运算

算数运算中,输入输出的负数全用补码来表示,例如用三位小数位来表示的定点小数a=-1.625和b=-1.375。那么原码分别为a=6b'101101, b=6'b101011, 补码分别是a=6'b110011,b=6'b110101;

如果想在fpga中实现a*b,则需要将a和b用补码来定义,a*b得到11'b00010001111(正数补码就是原码);根据定点小数运算规则,现在是6个小数位,1个符号位和4个整数位,所以a*b=10.001111=2.234375

结果:

相关推荐
s090713620 小时前
FPGA中CIC设计注意事项
算法·fpga开发·cic滤波器
Aaron158820 小时前
RFSOC+VU13P在无线信道模拟中的技术应用分析
数据结构·人工智能·算法·fpga开发·硬件架构·硬件工程·射频工程
碎碎思21 小时前
BerkeleyLab Bedrock:为 FPGA 与加速计算打造的开源基石
fpga开发·开源
zidan141221 小时前
xilinx常用文档说明
fpga开发
ShiMetaPi21 小时前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:外设教程 04 WIFI
网络·arm开发·fpga开发·智能路由器·fpga
FPGA_小田老师21 小时前
FPGA基础知识(二十):Xilinx Block Memory IP核(5)--ROM 详解
fpga开发·rom·coe文件格式·导入coe·block memory
FPGA_无线通信1 天前
压缩解压缩算法 BFP-8bit
fpga开发
红糖果仁沙琪玛1 天前
AD7616驱动开发-FPGA
驱动开发·fpga开发
坏孩子的诺亚方舟1 天前
FPGA系统架构设计实践13_FPGA系统功能安全
fpga开发·系统架构·功能安全概念
ALINX技术博客1 天前
【新品解读】5G/6G 基带系统级验证,AXVU13G 如何缩短高速系统研发周期
5g·fpga开发·fpga