之前写的一些资料：
参考别人的资料：
PL读写PS端DDR的设计_pl读写ps端ddr数据-CSDN博客
xilinx sdk、vitis查看地址_vitis如何查看microblazed地址_yang_wei_bk的博客-CSDN博客
可见，PS端的DDR3需要从已经映射好的地址去写。
PL不需要，从零开始。
相关推荐
zlinear数据采集卡6 小时前
从0到1硬核拆解：工业级数据采集卡的隔离设计与Modbus通信实战FakeOccupational12 小时前
fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析FPGA技术联盟19 小时前
如何在跨时钟域分析中处理好复位信号？国科安芯19 小时前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究YYRAN_ZZU2 天前
Lattice 自定义IP业务逻辑核FPGA小徐2 天前
FPGA FIFO一篇完整解释I＇m a winner2 天前
【IP核】 Xilinx FPGA LVDS 高速接口，含验证工程与板级测试用例I＇m a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一）（文末附源码）国科安芯2 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析techdashen4 天前
从网络栈继续往下：micro:bit、2.4GHz、调制方式，以及一个不太靠谱但很有趣的想法