内存映射:PS和PL DDR3的一些区别

之前写的一些资料:

PS与PL互联与SCU以及PG082-CSDN博客

参考别人的资料:

PL读写PS端DDR的设计_pl读写ps端ddr数据-CSDN博客

xilinx sdk、vitis查看地址_vitis如何查看microblazed地址_yang_wei_bk的博客-CSDN博客

可见,PS端的DDR3需要从已经映射好的地址去写。

PL不需要,从零开始。

相关推荐
武汉凯迪正大电气6 小时前
武汉凯迪正大—变压器空负载特性参数测试仪 变压器容量及损耗参数测试仪
fpga开发
IM_DALLA6 小时前
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL16
学习·fpga开发
IM_DALLA6 小时前
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL18
学习·fpga开发
芯冰乐6 小时前
综合时如何计算net delay?
后端·fpga开发
落雨无风8 小时前
quartus pin 分配(三)
fpga开发
cycf11 小时前
深入浅出通信原理
fpga开发·信息与通信
IM_DALLA1 天前
【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL21
学习·fpga开发
皇华ameya1 天前
AMEYA360:村田电子更适合薄型设计应用场景的3.3V输入、12A输出的DCDC转换IC
fpga开发
千穹凌帝1 天前
SpinalHDL之结构(二)
开发语言·前端·fpga开发
一口一口吃成大V2 天前
FPGA随记——FPGA时序优化小经验
fpga开发