之前写的一些资料：
参考别人的资料：
PL读写PS端DDR的设计_pl读写ps端ddr数据-CSDN博客
xilinx sdk、vitis查看地址_vitis如何查看microblazed地址_yang_wei_bk的博客-CSDN博客
可见，PS端的DDR3需要从已经映射好的地址去写。
PL不需要，从零开始。
相关推荐
fei_sun7 小时前
FPGA&数字前端尤老师FPGA7 小时前
HDMI数据的接收发送实验（九）Flamingˢ9 小时前
ZYNQ + OV5640 视频系统开发（四）：HDMI 显示链路LCMICRO-1331084774610 小时前
国产长芯微LDC5141完全P2P替代DAC80501，数模转换器 (DAC)Nobody3313 小时前
锁存器与触发器Nobody3315 小时前
跨时钟域信号处理的办法有哪些LCMICRO-1331084774615 小时前
长芯微LPC556D1完全P2P替代DAC8830，是引脚兼容的16位数模转换器，该系列产品为单通道、低功耗、缓冲电压输出型DAC北城笑笑17 小时前
FPGA 与 市场主流芯片分类详解：SoC/CPU/GPU/DPU 等芯片核心特性与工程应用R.X. NLOS18 小时前
ZYNQ 开发知识点记录：AXI Timer 硬件定时器与中断机制解密北城笑笑18 小时前
FPGA 51，基于 ZYNQ 7Z010 的 FPGA 高速路由转发加速系统架构设计（Xilinx ZYNQ-MINI 7Z010 CLG400 -1）