Quartus II + Modelsim 脚本仿真

软件版本:Intel® Quartus® Prime Design Suite: 23.2

方式参考附件Intel 官方文档:Questa*-Intel® FPGA Edition Quick-Start: Intel® Quartus® Prime Pro Edition

  • 第1步,创建一个ram ip,并形成一个例化的top层ip
  • 第2步,自己再单独写一个testbench.v

  • 第3步,指定EDA仿真工具:Specify EDA Tool Settings

  • 第4步,Generate a Simulator Setup Script Template
  • 第5步,产生仿真脚本并进行修改:Create the Simulation Script
  • 第6步,运行运行mentor_example.do脚本文件

打开modelsim,在Transcript栏中,cd切换到mentor_example.do所在路径, 敲入do mentor_example.do,运行该脚本文件

其他:

  • 为了防止仿真时优化掉信号使得仿真没有波形,需要打开mentor路径下的modelsim.ini文件,使得其中的VoptFlow=0
  • 可以创建一个run_simulation.bat的批处理脚本文件,这样可以不用每次打开modelsim输入命令,只需要双击run_simulation.bat文件即可进行仿真,内容如下:
  • sim_waveform.do怎么来的呢?

在进行过仿真后,添加需要的波形以及相应的设置后,在wave窗口中选择File-Save Format,保存到mentor文件夹下即可

  • tcl脚本:

.vhd 用vcom命令编译

.v 和.sv用vlog命令编译

参考链接:

Questa*-Intel® FPGA Edition Quick-Start: Intel® Quartus® Prime Pro Edition

其他连接:

Intel® Quartus® Prime Pro Edition User Guide: Third-party Simulation

相关推荐
daxi1505 小时前
Verilog入门实战——第5讲:Testbench 仿真编写 + 波形查看与分析
fpga开发
FPGA的花路10 小时前
UDP协议
fpga开发·以太网·udp协议
LCMICRO-1331084774620 小时前
长芯微LPS123完全P2P替代ADP123,高性能、低压差的线性稳压器
单片机·嵌入式硬件·fpga开发·硬件工程·dsp开发·线性稳压器
fei_sun21 小时前
面经、笔试(持续更新中)
fpga开发·面试
xixixi7777721 小时前
通信领域的“中国速度”:从5G-A到6G,从地面到星空
人工智能·5g·安全·ai·fpga开发·多模态
Nobody331 天前
Verilog always语句详解:从组合逻辑到时序逻辑
fpga开发
李嘉图Ricado1 天前
FPGA 时序约束与分析
fpga开发
白又白、1 天前
时序优化和上板调试小结
fpga开发
Z22ZHaoGGGG1 天前
verilog实现采样电流有效值的计算
fpga开发
fei_sun1 天前
牛客Verilog刷题篇
fpga开发