FPGA——VIVADO生成固化文件,掉电不丢失

VIVADO生成固化文件

(1)加入代码

设计文件(.xdc)中加入这段代码:

c 复制代码
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

(2)生成bin文件,并且下载

1.选择Settings


2.选择Bit流


3.勾选bin文件,并且Apply

下次生成bit流文件时,bin文件也生成了,并且会一并更改,不用重新生成。

4.连接好硬件下载器,选择添加存储设备

5.配置存储器件

正点原子的板子就选择下面这个。

6.把生成的bin文件下载进去

相关推荐
ZPC821012 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC821012 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
tiantianuser12 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙12 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师12 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
tiantianuser12 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing12 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx
unicrom_深圳市由你创科技12 天前
医疗设备专用图像处理板卡定制
图像处理·人工智能·fpga开发
tiantianuser12 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
fpga开发·rdma·高速传输·cmac·roce v2
luoganttcc13 天前
Taalas 将人工智能模型蚀刻到晶体管上,以提升推理能力
人工智能·fpga开发