FPGA——VIVADO生成固化文件,掉电不丢失

VIVADO生成固化文件

(1)加入代码

设计文件(.xdc)中加入这段代码:

c 复制代码
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

(2)生成bin文件,并且下载

1.选择Settings


2.选择Bit流


3.勾选bin文件,并且Apply

下次生成bit流文件时,bin文件也生成了,并且会一并更改,不用重新生成。

4.连接好硬件下载器,选择添加存储设备

5.配置存储器件

正点原子的板子就选择下面这个。

6.把生成的bin文件下载进去

相关推荐
爱吃羊的老虎6 小时前
【verilog】多个 if 控制同一个变量(后面会覆盖前面)非阻塞赋值真的并行吗?
fpga开发
暴富奥利奥8 小时前
FPGA学习(五)——DDS信号发生器设计
学习·fpga开发
&Cheems10 小时前
ZYNQ笔记(九):定时器中断
单片机·嵌入式硬件·fpga开发
一条九漏鱼18 小时前
verilog float mult
fpga开发
mcupro1 天前
纯FPGA控制AD9361的思路和实现之一 概述
fpga开发
2202_754421541 天前
纯FPGA实现驱动AD9361配置的思路和实现之一 概述
fpga开发
mcupro1 天前
纯FPGA实现AD9361控制的思路和实现 UART实现AXI_MASTER
fpga开发
建筑玩家1 天前
FPGA练习———DDS波形发生器
fpga开发
hahaha60161 天前
ARINC818-实现
网络·fpga开发
杰克逊的日记3 天前
FPGA阵列
fpga开发·集成电路