FPGA——VIVADO生成固化文件,掉电不丢失

VIVADO生成固化文件

(1)加入代码

设计文件(.xdc)中加入这段代码:

c 复制代码
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

(2)生成bin文件,并且下载

1.选择Settings


2.选择Bit流


3.勾选bin文件,并且Apply

下次生成bit流文件时,bin文件也生成了,并且会一并更改,不用重新生成。

4.连接好硬件下载器,选择添加存储设备

5.配置存储器件

正点原子的板子就选择下面这个。

6.把生成的bin文件下载进去

相关推荐
XINVRY-FPGA2 天前
XC7VX690T-2FFG1157I Xilinx AMD Virtex-7 FPGA
arm开发·人工智能·嵌入式硬件·深度学习·fpga开发·硬件工程·fpga
R.X. NLOS2 天前
Zynq AXI DMA 环回测试调试指南:从 Cache 一致性到 Vitis 同步机制
fpga
Terasic友晶科技2 天前
【案例展示】友晶科技全息传感器桥接解决方案
科技·fpga开发·holoscan·agilex 5·terasic
学习永无止境@2 天前
Verilog中有符号数计算
图像处理·算法·fpga开发
FPGA-ADDA2 天前
第四篇:射频数据转换器(RF-DAC)——重构模拟信号的关键
ai·fpga·rfsoc·vu13p·xczu47dr
学习永无止境@2 天前
Sobel边缘检测的MATLAB实现
图像处理·opencv·算法·计算机视觉·fpga开发
fei_sun2 天前
数字芯片流程
fpga开发
YaraMemo2 天前
射频链的构成
5g·fpga开发·信息与通信·信号处理·射频工程
fei_sun2 天前
逻辑设计工程技术基础
fpga开发
fei_sun2 天前
有限状态机设计基础
fpga开发