FPGA的电平标准
标准介绍
TTL :三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ
CMOS:MOS管单独输出,功耗低,翻转快(<150MHZ)
LVDS :低压差分信号
LVPECL :高速差分,PECL差值更大,干扰更强,速度大于LVDS
当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS.
TMDS :差分,针对HDMI视频传输.
要求10bit 数据串行通过端口
SSTL,HSTL:专用于DDR存储器的单端标准
单端:信号由一根导线输出。
差分:信号由两根导线输出,理论最高2G,实际300~400MHZ。
在使用LVDS时,BANK供电一定要为2.5V或1.8V,如果为3.3V则只能使用接收功能。