FPGA的电平标准

FPGA的电平标准

标准介绍

TTL :三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ
CMOS:MOS管单独输出,功耗低,翻转快(<150MHZ)

LVDS :低压差分信号
LVPECL :高速差分,PECL差值更大,干扰更强,速度大于LVDS

当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS.

TMDS :差分,针对HDMI视频传输.

要求10bit 数据串行通过端口

SSTL,HSTL:专用于DDR存储器的单端标准

单端:信号由一根导线输出。

差分:信号由两根导线输出,理论最高2G,实际300~400MHZ。

在使用LVDS时,BANK供电一定要为2.5V或1.8V,如果为3.3V则只能使用接收功能。

相关推荐
不可思议迷宫7 小时前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技10 小时前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板
双料毒狼_s11 小时前
【FPGA】状态机思想回顾流水灯
fpga开发
断水客16 小时前
怎么理解量子比特模型,迁移到量子计算机开始编程
嵌入式·量子计算·软件开发
双料毒狼_s19 小时前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦1 天前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安1 天前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman1 天前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤2 天前
fpga:分秒计时器
fpga开发
奋斗的牛马2 天前
FPGA_AXI仿真回环(一)
fpga开发