FPGA的电平标准

FPGA的电平标准

标准介绍

TTL :三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ
CMOS:MOS管单独输出,功耗低,翻转快(<150MHZ)

LVDS :低压差分信号
LVPECL :高速差分,PECL差值更大,干扰更强,速度大于LVDS

当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS.

TMDS :差分,针对HDMI视频传输.

要求10bit 数据串行通过端口

SSTL,HSTL:专用于DDR存储器的单端标准

单端:信号由一根导线输出。

差分:信号由两根导线输出,理论最高2G,实际300~400MHZ。

在使用LVDS时,BANK供电一定要为2.5V或1.8V,如果为3.3V则只能使用接收功能。

相关推荐
FPGA技术实战1 小时前
《探索Zynq MPSoC》学习笔记(二)
fpga开发·mpsoc
bigbig猩猩12 小时前
FPGA(现场可编程门阵列)的时序分析
fpga开发
憧憬一下16 小时前
Pinctrl子系统中Pincontroller和client驱动程序的编写
arm开发·嵌入式·c/c++·linux驱动开发
蓝天居士16 小时前
ES8388 —— 带耳机放大器的低功耗立体声音频编解码器(4)
嵌入式·音频·es8388
Terasic友晶科技16 小时前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>
fpga开发·汇编语言和c语言
码农阿豪17 小时前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发·sd nand·spi nand·spi nand flash·工业级tf卡·嵌入式tf卡
江山如画,佳人北望18 小时前
EDA技术简介
fpga开发
淘晶驰AK18 小时前
电子设计竞赛准备经历分享
嵌入式硬件·fpga开发
最好有梦想~18 小时前
FPGA时序分析和约束学习笔记(4、IO传输模型)
笔记·学习·fpga开发
田三番18 小时前
使用 vscode 简单配置 ESP32 连接 Wi-Fi 每日定时发送 HTTP 和 HTTPS 请求
单片机·物联网·http·https·嵌入式·esp32·sntp