FPGA的电平标准

FPGA的电平标准

标准介绍

TTL :三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ
CMOS:MOS管单独输出,功耗低,翻转快(<150MHZ)

LVDS :低压差分信号
LVPECL :高速差分,PECL差值更大,干扰更强,速度大于LVDS

当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS.

TMDS :差分,针对HDMI视频传输.

要求10bit 数据串行通过端口

SSTL,HSTL:专用于DDR存储器的单端标准

单端:信号由一根导线输出。

差分:信号由两根导线输出,理论最高2G,实际300~400MHZ。

在使用LVDS时,BANK供电一定要为2.5V或1.8V,如果为3.3V则只能使用接收功能。

相关推荐
碎碎思27 分钟前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望3 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇4 小时前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT4 小时前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思17 小时前
很能体现FPGA硬件思维的一道面试题
fpga开发
jjyangyou20 小时前
物联网核心安全系列——智能汽车安全防护的重要性
算法·嵌入式·产品经理·硬件·产品设计
9527华安1 天前
FPGA实现PCIE3.0视频采集转SFP光口千兆UDP网络输出,基于XDMA+GTH架构,提供2套工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0
FreakStudio2 天前
全网最适合入门的面向对象编程教程:59 Python并行与并发-并行与并发和线程与进程
python·单片机·嵌入式·面向对象·电子diy·电子计算机
ZxsLoves2 天前
【【简单systyem verilog 语言学习使用三--- 新新adder加法器-覆盖率测试】】
学习·fpga开发
cycf2 天前
FPGA理论基础1一一一简单的硬件知识
fpga开发